日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

1998年11月17日

出願番号

Application Number:

平成10年特許願第327180号

株式会社半導体エネルギー研究所

1999年 9月24日

特許庁長官 Commissioner, Patent Office 近藤隆



【書類名】 特許願

【整理番号】 P004030-02

【提出日】 平成10年11月17日

【あて先】 特許庁長官 伊佐山 建志 殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置及び半導体装置の作製方法

【請求項の数】 35

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 山崎 舜平

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及び半導体装置の作製方法

【特許請求の範囲】

【請求項1】 半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層と交差するゲート電極とを有する薄膜トランジスタにおいて、

前記ゲート電極の側面が前記ゲート絶縁膜となす角度は3度以上60度以下であり、

前記半導体層は、

チャネル形成領域と、

導電型を有する第1の不純物領域と、

前記チャネル形成領域と前記第1の不純物領域に挟まれ、かつ前記チャネル 形成領域に接する前記第1の不純物領域と同じ導電型の第2の不純物領域と、

前記第1の不純物領域と前記第2の不純物領域に挟まれ、前記第1の不純物と 同じ導電型の第3の不純物領域と、

を有し、

前記第2の不純物領域は前記ゲート絶縁膜を介して前記ゲート電極と重なり、 前記第3の不純物領域は前記第ゲート電極と重ならず、

前記第2の不純物領域及び前記第3の不純物領域は、前記導電型の不純物の濃度が前記第1の不純物領域よりも低いことを特徴とする薄膜トランジスタ。

【請求項2】 請求項1において、

前記第2の不純物領域は、前記チャネル形成領域から前記第1の不純物領域に 向かって、前記導電型の不純物の濃度が高くなっていることを特徴とする薄膜ト ランジスタ。

【請求項3】 半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、 前記ゲート絶縁膜を介して前記半導体層と交差するゲート電極とを有する薄膜ト ランジスタであって、

前記ゲート電極は、

前記ゲート絶縁膜に接して形成された第1のゲート電極と、

前記第1のゲート電極表面に接し、前記第1のゲート電極よりもチャネル長 方向の幅が狭い第2のゲート電極と、

を有し、

前記第1のゲート電極の側面が前記ゲート絶縁膜となす角度は3度以上60 度以下であり、

前記半導体層は、

チャネル形成領域と、

導電型を有する第1の不純物領域と、

前記チャネル形成領域と前記第1の不純物領域に挟まれ、かつ前記チャネル 形成領域に接する前記第1の不純物領域と同じ導電型の第2の不純物領域と、

前記第1の不純物領域と前記第2の不純物領域に挟まれた前記第1の不純物と 同じ導電型の第3の不純物領域と、

を有し、

1340

前記第2の不純物領域は前記ゲート絶縁膜を介して前記第1のゲート電極と重なり、

前記第3の不純物領域は前記第1のゲート電極と重ならず、

前記第2の不純物領域及び前記第3の不純物領域において、前記導電型の不純物 物濃度は前記第1の不純物領域よりも低いことを特徴とする薄膜トランジスタ。

【請求項4】 請求項3において、

前記第2の不純物領域は、前記チャネル形成領域から前記第1の不純物領域に 向かって、前記導電型の不純物の濃度が高くなっていることを特徴とする薄膜ト ランジスタ。

【請求項5】 半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、 前記ゲート絶縁膜を介して前記半導体層と交差するゲート電極とを有する薄膜ト ランジスタでなる回路を含んだ半導体装置であって、

前記ゲート電極の側面が前記ゲート絶縁膜となす角度は3度以上60度以下であり、

前記半導体層は、

チャネル形成領域と、

前記チャネル形成領域の外側に形成された導電型を有する第1の不純物領域と、

前記チャネル形成領域と前記第1の不純物領域に挟まれ、かつ前記チャネル 形成領域に接する前記第1の不純物領域と同じ導電型の第2の不純物領域と、

前記第1の不純物領域と前記第2の不純物領域に挟まれた前記第1の不純物 と同じ導電型の第3の不純物領域と、

前記第2の不純物領域は前記ゲート絶縁膜を介して前記ゲート電極と重なり、 前記第3の不純物領域は前記ゲート電極と重ならず、

前記第2の不純物領域及び前記第3の不純物領域は、前記導電型の不純物濃度 が前記第1の不純物領域よりも低いことを特徴とする半導体装置。

【請求項6】 請求項5において、

を有し、

前記第2の不純物領域は、前記チャネル形成領域から前記第1の不純物領域に向かって、前記導電型の不純物の濃度が高くなっていることを特徴とする半導体装置。

【請求項7】 請求項5又は6において、

前記薄膜トランジスタに容量が接続され、

前記容量は、半導体層と、前記容量の半導体層表面に接する誘電体膜と、前記 誘電体膜に接する電極とを有することを特徴とする半導体装置。

【請求項8】 請求項7において、

前記容量の半導体層は、第1の不純物領域と同じ導電型の第4の不純物領域と 、前記導電型の不純物の濃度が前記チャネル形成領域と同じ領域とを有すること を特徴とする半導体装置。

【請求項9】 請求項6乃至8のいずれか一項において、

前記薄膜トランジスタの半導体層と前記容量の半導体層は一体であることを特徴とする半導体装置。

【請求項10】 請求項5乃至9のいずれか一項に記載の回路は、アクティブマトリクス型表示装置の画素マトリクス回路であることを特徴とする半導体装置。

【請求項11】 請求項5乃至9のいずれか一項に記載の回路は、アクティブマ

トリクス型表示装置の画素マトリクス回路であって、前記半導体装置は液晶表示装置である。ことを特徴とする半導体装置。

【請求項12】 請求項5乃至10のいずれか1項において、

前記半導体装置はビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型 ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯 型情報端末であることを特徴とする半導体装置。

【請求項13】 nチャネル型の薄膜トランジスタとpチャネル型薄膜トランジスタでなるCMOS回路を含む半導体装置であって、

前記n型の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層に接する第1のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第1の半導体層と交差するゲート電極とを有し、

前記 P型の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層に接 する第2のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第2の半導体 層と交差する第2のゲート電極を有し、

前記n型の薄膜トランジスタのゲート電極の側面がゲート絶縁膜となす角度は、3度以上60度以下であり、

前記第1の半導体層は、

第1のチャネル形成領域と、

第1のn型不純物領域と、

前記第1のチャネル形成領域と前記第1のn型不純物領域挟まれ、かつ前記第 1のチャネル形成領域に接する第2のn型不純物領域と、

前記第1のn型不純物領域と前記第2のn型不純物領域に挟まれた第3の不純物領域と、

を有し、

前記第2のn型不純物領域は前記第1のゲート絶縁膜を介して前記ゲート電極 と重なり、

前記第3のn型不純物領域は前記ゲート電極と重ならず、

前記第2のn型不純物領域及び前記第3のn型不純物領域は、n型の不純物の 濃度が前記第1のn型不純物領域より低いことを特徴とする半導体装置。 【請求項14】、nチャネル型の薄膜トランジスタとpチャネル型薄膜トランジスタでなるCMOS回路を備えた半導体装置であって、

前記n型の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層に接 する第1のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第1の半導体 層と交差するゲート電極を有し、

前記p型の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層に接する第2のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第2の半導体層と交差する第2のゲート電極とを有し、

前記n型の薄膜トランジスタのゲート電極の側面がゲート絶縁膜となす角度は、3度以上60度以下であり、

前記第1の半導体層は、

第1のチャネル形成領域と、

第1のn型不純物領域と、

前記第1のチャネル形成領域と前記第1のn型不純物領域挟まれ、かつ前記第 1のチャネル形成領域に接する第2のn型不純物領域と、

前記第1のn型不純物領域と前記第2のn型不純物領域に挟まれた第3のn型 不純物領域と、

を有し、

前記第2のn型不純物領域は前記第1のゲート絶縁膜を介して前記第1のゲート電極と重なり、

前記第3のn型不純物領域は前記第1のゲート電極と重ならず、

前記第2のn型不純物領域及び前記第3のn型不純物領域は、n型の不純物の 濃度が前記第1のn型不純物領域よりも低く、

前記第2の半導体層は、

第2のチャネル形成領域と、

第1のp型不純物領域と、

前記第2のチャネル形成領域と前記第1のp型不純物領域に挟まれ、かつ前記第2のチャネル形成領域に接する第2のp型不純物領域と、

を有し、

前記第2のp型不純物領域において、前記n型の不純物の濃度は前記第1のp型不純物領域よりも低いことを特徴とする半導体装置。

【請求項15】 請求項14において、

前記第2のp型不純物領域は前記第2のゲート電極と重ならないことを特徴とする半導体装置。

【請求項16】 請求項13又は16において

前記第2のゲート電極はチャネル長方向の幅が前記第1のゲート電極よりも狭いことを特徴とする半導体装置。

【請求項17】 nチャネル型の薄膜トランジスタとpチャネル型薄膜トランジスタでなるCMOS回路を含む半導体装置であって、

前記n型の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層に接する第1のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第1の半導体層と交差するゲート電極を有し、

前記p型の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層に接する第2のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第2の半導体層と交差するゲート電極を有し、

前記nチャネル型薄膜トランジスタのゲート電極は、

第1のゲート絶縁膜に接して形成された第1のゲート電極層と、

前記第1のゲート電極表面に接し、前記第1のゲート電極よりもチャネル長方 向の幅が狭い第2のゲート電極とを有し、

前記第1のゲート電極の側面と前記第1のゲート絶縁膜がなす角度は3度以上60度以下であり、

前記第1の半導体層は、

第1のチャネル形成領域と、

前記第1のチャネル形成領域の外側に形成された第1のn型不純物領域と、

前記第1のチャネル形成領域と前記第1のn型不純物領域挟まれ、かつ前記第 1のチャネル形成領域に接する第2のn型不純物領域と、

前記第1のn型不純物領域と前記第2のn型不純物領域に挟まれた第3のn型 不純物領域と、 を有し、

前記第2のn型不純物領域は前記第1のゲート絶縁膜を介して前記第1のゲート電板と重なり、

前記第3のn型不純物領域は前記第1のゲート電極と重ならず、

前記第2のn型不純物領域及び前記第3のn型不純物領域は、n型の不純物の 濃度が前記第1のn型不純物領域よりも低く、

前記pチャネル型薄膜トランジスタのゲート電極は、

前記第2のゲート絶縁膜に接する第3のゲート電極と、

前記第3のゲート電極に接する第4のゲート電極と、

を有することを特徴とする半導体装置。

【請求項18】 nチャネル型の薄膜トランジスタと pチャネル型薄膜トランジスタでなるCMO S回路を含む半導体装置であって、

前記n型の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層に接する第1のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第1の半導体層と交差するゲート電極を有し、

前記 P型の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層に接する第2のゲート絶縁膜と、前記第2のゲート絶縁膜を介して前記第2の半導体層と交差するゲート電極を有し、

前記nチャネル型薄膜トランジスタのゲート電極は、

第1のゲート絶縁膜に接して形成された第1のゲート電極層と、

前記第1のゲート電極表面に接し、前記第1のゲート電極よりもチャネル長方 向の幅が狭い第2のゲート電極とを有し、

前記第1のゲート電極の側面と前記第1のゲート絶縁膜がなす角度は3度以上60度以下であり、

前記第1の半導体層は、

第1のチャネル形成領域と、

前記第1のチャネル形成領域の外側に形成された第1のn型不純物領域と、

前記第1のチャネル形成領域と前記第1のn型不純物領域挟まれ、かつ前記第 1のチャネル形成領域に接する第2のn型不純物領域と、 前記第1のn型不純物領域と前記第2のn型不純物領域に挟まれた第3のn型の不純物領域と、

を有し、

前記第2のn型不純物領域は前記第1のゲート絶縁膜を介して前記第1のゲート電極と重なり、

前記第3のn型不純物領域は前記第1のゲート電極と重ならず、

前記第2のn型不純物領域及び前記第3のn型不純物領域は、n型の不純物の 濃度が前記第1のn型不純物領域よりも低く、

前記pチャネル型薄膜トランジスタのゲート電極は、

前記第2のゲート絶縁膜に接する第3のゲート電極と、

前記第3のゲート電極に接する第4のゲート電極と、

を有し、

を有し、

前記第2の半導体層は、

第2のチャネル形成領域と、

第1のp型不純物領域と、

前記第2のチャネル形成領域と前記第1のp型不純物領域に挟まれ、かつ前記第2のチャネル形成領域に接する第2のp型不純物領域と、

前記第2のp型不純物領域は、前記n型の不純物の濃度が前記第1のp型不純物領域よりも低いことを特徴とする半導体装置。

【請求項19】 請求項18において、

前記第2のp型不純物領域において、p型の不純物濃度は前記第1のp型の不 純物濃度と同じであることを特徴とする半導体装置。

【請求項20】 請求項17万至19のいずれか一項において、

前記第3のゲート電極及び第4のゲート電極は、チャネル長方向の幅が前記第 1のゲート電極より狭いことを特徴とする半導体装置。

【請求項21】 請求項17乃至20のいずれか一項において、

前記第2のp型不純物領域は前記第4のゲート電極と重ならないことを特徴とする半導体装置。

【請求項22】 請求項13乃至21のいずれか一項において、

前記第2のn型不純物領域において、前記第1のチャネル形成領域から前記第 1のn型不純物領域に向かって、前記n型の不純物の濃度が高くなっていること を特徴とする半導体装置。

【請求項23】 請求項13乃至請求項22のいずれか1項に記載の回路は、アクティブマトリクス型表示装置のソースドライバ回路又はゲートドライバ回路であることを特徴とする半導体装置の作製方法。

【請求項24】 請求項13乃至請求項22のいずれか1項に記載の回路は、アクティブマトリクス型表示装置のソースドライバ回路又はゲートドライバ回路であって、

前記半導体装置は液晶表示装置であることを特徴とする半導体装置。

【請求項25】 請求項13乃至請求項22のいずれか1項において、

前記半導体装置はビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型 ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯 型情報端末であることを特徴とする半導体装置。

【請求項26】 半導体層を形成する工程と、

前記半導体層に接して絶縁膜を形成する工程と、

前記絶縁膜を介して前記半導体層と交差する前記ゲート電極を形成する工程と

所定の導電型の不純物を前記ゲート電極を選択的に通過させて、前記半導体層 に添加する工程と、

を有し、

前記ゲート電極の形成工程において、前記ゲート電極の側面が前記絶縁膜とな す角度を3度以上60度以下にすることを特徴とする半導体装置の作製方法。

【請求項27】 半導体層を形成する工程と、

前記半導体層に接して絶縁膜を形成する工程と、

前記絶縁膜を介して前記半導体層と交差する前記ゲート電極を形成する工程と

所定の導電型の不純物を前記ゲート電極を選択的に通過させて前記半導体層に

添加する第1の添加工程と、

前記ゲート電極を通過させないで前記不純物を前記半導体層に添加する第2の 添加工程と、

を有し、

前記ゲート電極の形成工程において、前記ゲート電極の側面が前記絶縁膜とな す角度を3度以上60度以下にすることを特徴とする半導体装置の作製方法。

【請求項28】 請求項27に記載の第2の添加工程において、

前記ゲート電極を覆い、かつ前記ゲート電極よりもチャネル長方向の幅の広い マスクを用いて、前記半導体層に前記不純物を添加することを特徴とする半導体 装置の作製方法。

【請求項29】 半導体層を形成する工程と、

前記半導体層に接して絶縁膜を形成する工程と、

前記絶縁膜に接して第1の導電膜を形成する工程と、

前記第1の導電膜に接して第2の導電膜を形成する工程と、

前記第1、第2の導電膜をパターニングして、前記第1の導電膜でなる第1の ゲート電極と、該第1のゲート電極よりもチャネル長方向の幅の狭い前記第2の 導電膜でなる第2のゲート電極とが積層されたゲート電極を形成する工程と、

所定の導電型の不純物を前記第1のゲート電極を選択的に通過させて前記半導 体層に添加する工程と、

を有し、

前記ゲート電極の形成工程において、前記第1のゲート電極の側面が前記絶縁 膜となす角度を3度以上60度以下にすることを特徴とする半導体装置の作製方 法。

【請求項30】 半導体層を形成する工程と、

前記半導体層に接して絶縁膜を形成する工程と、

前記絶縁膜に接して第1の導電膜を形成する工程と、

前記第1の導電膜に接して第2の導電膜を形成する工程と、

前記第1、第2の導電膜をパターニングして、前記第1の導電膜でなる第1の ゲート電極と、該第1のゲート電極よりもチャネル長方向の幅の狭い前記第2の 導重膜でなる第2のゲート電極とが積層されたゲート電極を形成する工程と、

所定の導電型の不純物を前記第1のゲート電極を選択的に通過させて前記半導体層に添加する第1の添加工程と、

前記ゲート電極を通過させないで、前記導電型の不純物を前記半導体層に添加 する第2の添加工程と、

を有し、

前記ゲート電極の形成工程において、前記第1のゲート電極の側面が前記絶縁 膜となす角度を3度以上60度以下にすることを特徴とする半導体装置の作製方 法。

【請求項31】 請求項30に記載の第2の添加工程において、

前記第1のゲート電極を覆い、かつ前記第1のゲート電極よりもチャネル長方向の幅の広いマスクを用いて、前記不純物を前記半導体層に添加することを特徴とする半導体装置の作製方法。

【請求項32】 nチャネル型の薄膜トランジスタと pチャネル型薄膜トランジスタでなるCMOS回路を備えた半導体装置の作製方法であって、

第1の半導体層と第2の半導体層を形成する工程と、

前記第1半導体層と前記第2の半導体層に接して絶縁膜を形成する工程と、

前記第1の半導体層と第2の半導体層と交差するnチャネル型薄膜トランジスタのゲート電極と、前記第2の半導体層と交差するpチャネル型薄膜トランジスタのゲート電極とを形成する第1のゲート電極形成工程と、

n型の不純物を前記nチャネル型薄膜トランジスタのゲート電極を選択的に通過させて、前記第1の半導体層に添加する第1の添加工程と、

前記n型の不純物を前記nチャネル型薄膜トランジスタのゲート電極を通過させないで、前記第1の半導体層に添加する第2の添加工程と、

前記 p チャネル型薄膜トランジスタのゲート電極をチャネル長方向に細らせる 第 2 のゲート電極形成工程と、

前記 p チャネル型薄膜トランジスタのゲート電極をマスクにして、前記第2の 半導体層に p型の不純物を添加する第3の添加工程と、

を有し、

前記第1のゲート電極形成工程において、前記nチャネル型薄膜トランジスタのゲート電極の側面が前記絶縁膜となす角度を3度以上60度以下にすることを特徴とする半導体装置の作製方法。

【請求項33】 nチャネル型の薄膜トランジスタとpチャネル型薄膜トランジスタでなるCMOS回路を備えた半導体装置の作製方法であって、

第1の半導体層と第2の半導体層を形成する工程と、

前記第1半導体層と前記第2の半導体層に接して絶縁膜を形成する工程と、

前記第1の半導体層と第2の半導体層と交差するnチャネル型薄膜トランジスタのゲート電極と、前記第2の半導体層と交差するpチャネル型薄膜トランジスタのゲート電極とを形成する第1のゲート電極形成工程と、

前記 p チャネル型薄膜トランジスタのゲート電極をチャネル長方向に細らせる 第2のゲート電極形成工程と、

前記 p チャネル型薄膜トランジスタのゲート電極をマスクにして、前記第2の 半導体層に p型の不純物を添加する第1の添加工程と、

前記nチャネル型薄膜トランジスタのゲート電極を選択的に通過させて、n型の不純物を前記第1の半導体層に添加する第2の添加工程と、

前記nチャネル型薄膜トランジスタのゲート電極を通過させないで、前記n型 の不純物を前記第1の半導体層に添加する第3の添加工程と、 を有し、

前記第1のゲート電極形成工程において、前記nチャネル型薄膜トランジスタのゲート電極の側面が前記絶縁膜となす角度を3度以上60度以下にすることを特徴とする半導体装置の作製方法。

【請求項34】 nチャネル型の薄膜トランジスタとpチャネル型薄膜トランジスタでなるCMOS回路を備えた半導体装置の作製方法であって、

第1の半導体層と第2の半導体層を形成する工程と、

前記第1半導体層と前記第2の半導体層に接して絶縁膜を形成する工程と、

前記絶縁膜に接して第1の導電膜を形成する工程と、

前記第1の導電膜に接して第2の導電膜を形成する工程と、

前記第1の導電膜、第2の導電膜をパターニングして、前記第1の導電膜でな

る第1のゲート配線と、該第1のゲート配線よりもチャネル長方向の幅の狭い前 記第2の導電膜でなる第2のゲート配線とが積層されたゲート配線を形成する第 1のゲート配線形成工程と、

前記ゲート配線をマスクにして、前記第1のゲート配線を通過させて、n型の 導電型の不純物を前記第1の半導体層に添加する第1の添加工程と、

前記第1のゲート配線を通過させないで、前記n型の不純物を前記第1の半導体層に添加する第2の添加工程と、

前記第1のゲート配線の前記第2の半導体層と交差している部分をチャネル長 方向に細らせる第2のゲート配線形成工程と、

前記ゲート配線をマスクにして、p型の不純物を前記第2の半導体層に添加する第3の添加工程と、

を有し、

前記第1のゲート配線形成工程において、前記第1のゲート配線の側面が前記 絶縁膜となす角度を3度以上60度以下にする半導体装置の作製方法。

【請求項35】 nチャネル型の薄膜トランジスタとpチャネル型薄膜トランジスタでなるCMOS回路を備えた半導体装置の作製方法であって、

第1の半導体層と第2の半導体層を形成する工程と、

前記第1半導体層と前記第2の半導体層に接して絶縁膜を形成する工程と、

前記絶縁膜に接して第1の導電膜を形成する工程と、

前記第1の導電膜に接して第2の導電膜を形成する工程と、

前記第1の導電膜、第2の導電膜をパターニングして、前記第1の導電膜でなる第1のゲート配線と、該第1のゲート配線よりもチャネル長方向の幅の狭い前記第2の導電膜でなる第2のゲート配線とが積層されたゲート配線を形成する第1のゲート配線形成工程と、

前記第1のゲート配線が前記第2の半導体層と交差している部分をチャネル長 方向に細らせる第2のゲート配線形成工程と、

前記ゲート配線をマスクにして、p型の不純物を前記第2の半導体層に添加する第1の添加工程と、

前記ゲート配線をマスクにして、前記第1のゲート配線を通過させて、n型の

導電型の不純物を前記第1の半導体層に添加する第2の添加工程と、

前記第1のゲート配線を通過させないで、前記n型の不純物を前記第1の半導体層に添加する第3の添加工程と、

を有し、

1

前記ゲート電極の形成工程において、前記第1のゲート配線の側面が前記絶縁 膜となす角度が3度以上60度以下にすることを特徴とする半導体装置の作製方 法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

本願発明は薄膜トランジスタ(以下、TFTという)及び薄膜トランジスタで 構成された回路を有する半導体装置に関する。半導体装置として例えば、液晶表 示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭 載した電子機器の構成に関する。なお、本明細書中において半導体装置とは、半 導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回 路および電子機器も半導体装置である。

[0002]

【従来の技術】

近年、ポリシリコン膜を利用したTFTで回路を構成したアクティブマトリクス型液晶表示装置が注目されている。これはマトリクス状に配置された複数の画素によって液晶にかかる電界をマトリクス状に制御し、高精細な画像表示を実現するものである。

[0003]

この様なアクティブマトリクス型液晶表示装置は、解像度がXGA、SXGAと高精細になるに従い、画素数だけでも100万個を超えるようになる。そしてその全てを駆動するためのドライバ回路は非常に複雑かつ多くのTFTによって形成される。

[0004]

実際の液晶表示装置(液晶パネルともいう)に要求される仕様は厳しく、全て

の画素が正常に動作するためには画素、ドライバともに高い信頼性が確保されなければならない。特に、ドライバ回路で異常が発生すると一列(または一行)の画素が全滅するといった線欠陥と呼ばれる不良を招くことにつながる。

[0005]

ところが、ポリシリコン膜を利用したTFTは信頼性の面でまだまだLSIなどに用いられるMOSFET(単結晶半導体基板上に形成されたトランジスタ) に及ばないとされている。そして、この弱点が克服されない限り、TFTでLS I回路を形成することは困難であるとの見方が強まっている。

[0006]

本出願人は、MOSFETには信頼性の面で三つの有利点があると考えた。そしてその理由として次のような推論をした。図23(A)に示したのはMOSFETの概略図である。11は単結晶シリコン基板に形成されたドレイン領域、12はLDD(ライトドープトドレイン)領域である。また、13はフィールド絶縁膜であり、ゲート配線14の直下はゲート絶縁膜205である。

[0007]

この時、信頼性の面で三つの有利点があると考えた。まず第1の有利点は、LDD領域12からドレイン領域11に向かって不純物濃度に勾配がみられる点である。図23(B)に示すように、従来のMOSFETはLDD領域12からドレイン領域11に向かうにつれて次第に不純物濃度が高くなる。この勾配が信頼性を高めるのに効果があると考えた。

[0008]

次に第2の有利点は、LDD領域12とゲート配線14とがオーバーラップしている点である。この構造はGOLD (Gate Overlapped Light-doped Drain) やLTAID (Large-Tilt-Angle Implanted Drain) などが知られている。こうすることでLDD領域12の不純物濃度を低減することが可能となり、電界の緩和効果が大きくなってホットキャリア耐性が高まる。

[0009]

次に第3の有利点は、LDD領域12とゲート配線14との間にある程度の距離が存在する点である。これはフィールド絶縁膜203がゲート配線直下に潜り

込むような形で形成されることによる。即ち、オーバーラップ部分のみゲート絶縁膜の膜厚が厚くなった状態となるので、効果的な電界緩和が期待できる。

[0010]

このように、従来のMOSFETはTFTと比較するといくつかの利点をもち、その結果、高い信頼性を有すると考えられる。

[0011]

また、こういったMOSFETの利点をTFTに応用しようという試みもなされている。例えば、「M.Hatano,H.Akimoto,and T.Sakai,IEDM97 TECHNICAL DIGE ST,p523-526,1997」ではシリコンで形成したサイドウォールを用いてGOLD構造を実現している。

[0012]

しかしながら、同論文に公開された構造では通常のLDD構造に比べてオフ電流(TFTがオフ状態にある時に流れる電流)が大きくなってしまうという問題があり、そのための対策が必要であった。

[0013]

【発明が解決しようとする課題】

以上示してきたように、本出願人はTFTとMOSFETとを比較した時に、 TFTの構造上の問題が信頼性(特にホットキャリア耐性)に影響していると考えた。

[0014]

本願発明はそのような問題点を克服するための技術であり、MOSFETと同等またはそれ以上の信頼性を誇るTFTを実現することを課題とする。そして、そのようなTFTで回路を形成した半導体回路を有する信頼性の高い半導体装置を実現することを課題とするものである。

[0015]

【課題を解決するための手段】

上述した課題を解決するために、本発明に係る薄膜トランジスタは、チャネルが形成される半導体層にソース領域またはドレイン領域として機能するn型又はp型の第1の不純物領域ほかに、チャネルと第1の不純物領域の間に2種類の第

1の不純物領域と同じ導電型を示す不純物領域(第2、第3の不純物領域)を有する。これら第2、第3の不純物領域はその導電型を決める不純物濃度が第1の不純物領域よりも低く、高抵抗領域として機能する。

[0016]

第2の不純物領域はゲート絶縁膜を介してゲート電極と重なったGOLD構造 の低濃度不純物領域であり、ホットキャリア耐性を高める作用を有する。他方、 第3の不純物領域はゲート電極と重ならない低濃度不純物領域であり、オフ電流 の増加を防ぐ作用を有する。

[0017]

なお、ゲート電極とはゲート絶縁膜を挟んで半導体層と交差している電極であって、半導体層に電界を印可して空乏層を形成するための電極である。ゲート配線においては、ゲート絶縁膜を挟んで半導体層と交差している部分がゲート電極である。

[0018]

更に、本発明において、ゲート電極は、ゲート電極周囲は中央の平坦部から外側に向かって、その膜厚が線形に減少する。第2の不純物領域にはゲート電極のテーパー部を通って、導電型を付与する不純物が添加されるため、その濃度勾配はゲート電極の側面の傾斜(膜厚の変化)を反映することとなる。すなわち、第2の不純物領域へ添加される不純物が到達する深さは、チャネル形成領域から第1の領域に向かって深くなり、その不純物の濃度はチャネル形成領域から第1の領域に向かって増加することとなる。

[0019]

本発明において、他のゲート電極の構成においては、ゲート絶縁膜に接する第 1のゲート電極と、第1のゲート電極上に形成された第2のゲート電極が積層されている。この構成において、第1のゲート電極が側面かゲート絶縁膜となす角度は3度以上60度以下であるテーパー状となっている。他方、第2のゲート電極はチャネル長方向の幅が第1のゲート電極よりも狭くなっている。

[0020]

上記の積層型のゲート電極を有する薄膜トランジスタにおいても、第2の不純

物領域の不純物の濃度分布は第1のゲート電極の膜厚の変化を反映し、その不純物濃度はチャネル形成領域から第1の領域に向かって増加することとなる。

[0021]

本発明に係る薄膜トランジスタは、半導体層に2種類の低濃度不純物領域を有することで、MOSFETに匹敵する、さらにはそれ以上の信頼性を有する。

[0022]

(本発明の薄膜トランジスタの利点)

本発明のTFTは第2不純物領域(ゲートオーバーラップ型のLDD領域)と 第3不純物領域(非ゲートオーバーラップ型のLDD領域)という2種類の低濃 度不純物を半導体層に形成することに特徴がある。

[0023]

図22を用いて、本発明の優位性を従来のTFTの特性と比較して説明する。図22(A)、(B)はLDD領域のないNTFTとその電気特性(ゲート電圧 Vg対ドレイン電流Id特性)である。同様に、図22(C)、(D)は通常のLD D構造の場合を、図22(E)、(F)はいわゆるGOLD構造の場合を、そして図22(G)、(H)には本発明のNTFTの場合を示す。

[0024]

なお、図面中において n^+ はソース領域またはドレイン領域を、channelはチャネル形成領域を、 n^- は非ゲートオーバーラップ型のLDD領域(n^- は第3の不純物領域)を指す。また、Idはドレイン電流、Vgはゲート電圧である。

[0025]

図22(A)、(B)に示すようにLDDがない場合、オフ電流は高く、オン電流(TFTがオン状態にある時のドレイン電流)やオフ電流が劣化しやすい。

[0026]

一方ゲートオーバーラップ型のLDDを形成することで、オフ電流はかなり抑えられ、オン電流もオフ電流も劣化が抑制できる。しかしながら、オン電流の劣化を完全に抑えられているわけではない。(図22(C)、(D))

[0027]

LDD領域とゲート電極がオーバーラップしたオーバーラップ型のLDDのみ

を持つTFT構造(図22(C)、(D))であるが、この構造は従来のLDD 構造においてオン電流の劣化を抑制することに重点を置いた構造となっている。

[0028]

この場合、オン電流の劣化を十分に抑えることができる反面、通常の非オーバーラップ型のLDD構造よりもややオフ電流が高いという問題を持つ。従来例で述べた論文はこの構造を採用しており、本発明はこのオフ電流が高いという問題を認識した上で、解決するための構造を模索したのである。

[0029]

そして、本発明の構造は図22(G)、(H)に示すように、ゲート電極とオーバーラップさせたLDD領域(第2の不純物領域)と、ゲート電極とオーバーラップしないLDD領域(第3の不純物領域)を半導体層に形成した。この構造を採用することで、オン電流の劣化を抑制する効果をそのままに、オフ電流を低減することが可能となった。

[0030]

本出願人は図22(E)、(F)に示したような構造の場合に何故オフ電流が高くなってしまうかを次のように推測した。nチャネル型TFTがオフ状態にある時、ゲート電極にはマイナス数十ボルトといった負の電圧が印加される。その状態でドレイン領域にプラス数十ボルトの正の電圧がかかってしまうと、ゲート絶縁膜のドレイン側端部に非常に大きな電界が形成される。

[0031]

この時、LDD領域にはホールが誘起されて、ドレイン領域、LDD領域、チャネル形成領域をつなぐ小数キャリアによる電流経路が形成されてしまう。この電流経路がオフ電流の増加を招くと予想される。

[0032]

本出願人は、このような電流経路を途中で遮断するために、ゲート電極とオーバーラップしない位置に別の抵抗体、即ち第3の不純物領域LDD領域を形成する必要があると考えた。本発明はこのような構成を有する薄膜トランジスタと、この薄膜トランジスタを用いた回路に関するものである。

[0033]

【発明の実施の形態】

図1~図7を用いて、本発明の実施形態について説明する。

[0034]

[実施形態1] 本実施形態はTFTの作製工程について説明する。図1~図4 を用いて、本実施形態の作製工程を説明する。

[0035]

まず、基板100全面に下地膜101を形成し、下地膜101上に、島状の半 導体層103を形成する。半導体層102を覆って基板100全面に、ゲート絶 縁膜となる絶縁膜103を形成する。(図1(A))

[0036]

基板100には、ガラス基板、石英基板、結晶性ガラス基板、ステンレス基板 ポリエチレンテレフタレート (PET) 等の樹脂基板を用いることができる。

[0037]

下地膜101は、半導体層103に基板からナトリウムイオンなどの不純物が拡散するのを防いだり、基板100上に形成される半導体膜の密着性を高めるための膜である。下地膜101には、酸化シリコン膜や、窒化シリコン膜、窒化酸化シリコン膜等の無機絶縁膜の単層又は多層膜が使用できる。

[0038]

例えば、下地膜はCVD法やスパッタ法などで成膜した膜だけでなく、石英基板のような耐熱性基板を用いた場合には、非晶質シリコン膜を成膜し熱酸化して、酸化シリコン膜を形成してもよい。

[0039]

半導体層102材料はTFTに求められる特性に合わせて選択すればよい。非晶質シリコン、非晶質シリコンゲルマニウム、非晶質ゲルマニウム、又はこれら非晶質半導体膜をレーザ照射や加熱処理によって結晶化させた結晶性シリコン、結晶性ゲルマニウムや結晶性シリコンゲルマニウムを用いることができる。半導体層102の厚さは10~150nmとする。

[0040]

絶縁膜103はゲート絶縁膜を構成する膜である。プラズマCVD法、スパッ

タ法で成膜される酸化シリコン、窒化シリコン、窒化酸化シリコンの無機絶縁膜の単層膜、多層膜が用いられる。例えば、積層膜とする場合には、窒化酸化シリコン膜と酸化シリコンの2層膜や、窒化シリコン膜を酸化シリコンで挟んだ積層膜などが用いられる。

[0041]

絶縁膜103上には、ゲート電極 (ゲート配線)を構成する第1の導電膜10 4、第2の導電膜105を形成する。 (図1(B))

[0042]

第1の導電膜104はテーパー部を有する第1のゲート電極(第1のゲート配線)108を構成する。このため、テーパーエッチングが容易にできる材料が望まれる。例えば、クロム(Cr)、タンタル(Ta)を主成分(組成比が50%以上)とする材料、リンを含有するn型のシリコンが代表的に用いられる。またチタン(Ti)、タングステン(W)、モリブデン(Mo)等を主成分とする材料を用いることができる。またこれらの材料の単層膜だけでなく、多層膜を用いることができ、例えば、タンタル膜を窒化タンタル(TaN)膜で挟んだ3層膜を用いることができる。

[0043]

第2の導電膜105は第2のゲート電極(第2のゲート配線)109を構成する膜であり、アルミニウム(A1)、銅(Cu)、クロム(Cr)、タンタル(Ta)チタン(Ti)、タングステン(W)、モリブデン(Mo)を主成分(組成比が50%以上)とする材料、リンを含有するn型のシリコン、シリサイド等の材料で形成することができる。ただし、第1の導電膜と第2の導電膜は互いのパターニングにおいて、エッチング選択比が取れる材料を選択する必要がある。

[0044]

例えば、第1の導電膜104/第2の導電膜105としては、n型Si/Ta、n型Si/Ta-Mo合金、Ta/A1、Ti/A1等の組み合わせを選択することができる。また、材料の選択する他の指標として、第2の導電膜105はできるだけ低効率の低い、少なくとも第1の導電膜104よりもシート抵抗が低い材料とすることが望まれる。これは、ゲート配線と上層配線との接続を第2の

ゲート配線でとるためである。

[0045]

次に、第2の導電膜105上にレジストマスク106を形成する。マスク106を用いて第2の導電膜105をエッチングして第2のゲート電極109を形成する。エッチングには等方性のウェットエッチングを用いればよい。(図1(C))

[0046]

同じレジストマスク106を用いて、第1の導電膜104を異方性エッチング (いわゆるテーパーエッチング) して、第1のゲート電極(第1のゲート配線) 108を形成する。なお、このエッチング用に新しいレジストマスクを形成する こともできる。

[0047]

このエッチングにより、図3に示すように、ゲート電極108の側面がゲート 絶縁膜となすテーパー角θは3度以上60度以下とされる。このテーパー角θは 好ましくは5度以上45度以下、より好ましくは7度以上20度以下とする。角 භが小さいほどゲート電極108のテーパー部の膜厚の変化が小さくなり、これ に対応して、テーパー部と交差する部分の半導体層の不純物濃度の変化が緩やか になる。

[0048]

テーパー角 θ はテーパー部の幅WGと、厚さHGを用いて、 t an θ = HG/LGと定義できる。

[0049]

レジストマスク106を除去し、ゲート電極108、109をマスクにして半 導体層102にn型又はp型の不純物を添加する。添加方法としては、イオン注 入法、イオンドーピング法を用いることができる。n型の不純物はドナーとなる 不純物であり、シリコン、ゲルマニウムに対しては13族元素であり、典型的に はりん(P)、ひ素(As)である。p型の不純物はアクセプターとなる不純物 であり、シリコン、ゲルマニウムに対しては15族元素であり、典型的には、ボ ロン(B)である。 [0050]

ここでは、リンをイオンドーピング法にて添加し、n型の不純物領域111、121を形成する。この添加工程において、n型の第2の不純物領域124、125、<math>n型の第3の不純物領域126、127におけるn型の不純物の濃度分布が決定される。(図2(A))

[0051]

次にゲート電極108、109を覆ってレジストマスク120を形成する。このマスク120によって、第3の不純物領域の長さが決定される。レジストマスク120を介して、再びイオンドーピング法によりn型の不純物であるリンを半導体層102に添加する。(図2(B))

[0052]

このドーピング工程により、レジストマスク120で覆われていないn⁻型不純物領域111、121に選択的にリンが添加されて、n⁺型の第1の不純物領域122、123が形成される。又、第2のゲート電極109で覆われていた領域121は図2(A)、(B)の添加工程でリンが添加されないため、チャネル形成領域となる。

[0053]

また、図2(B)のn⁻型の不純物領域111、112において、添加工程によってリンが添加されなかった領域は、第1のゲート電極108と重なっている(オーバーラップ)している領域124、125はn⁻型の第2の不純物領域となり、第1の電極108と重なっていない領域はn⁻型の第3の不純物領域126、127となる。

[0054]

なお、図2(B)の添加工程に先立ってゲート配線をマスクにして、絶縁膜1 03をエッチングして、半導体層102表面を露出させても良い。

[0055]

図4に示すように、第2の不純物領域124は4つのタイプに分類できる。これらを区別するため、図4においてA、B、C、Dの指標を付けた。なお、図4には図示されないがゲート電極109を挟んで対照的に形成されている他方の第

2の不純物領域125も領域124と同様である。

[0056]

図4 (A)に示すように、第2の不純物領域124Aにリンが存在する深さは、第1のゲート電極108のテーパー部の膜厚の変化に対応して逆比例し、第1の不純物領域122側では全膜厚にリンが存在するが、チャネル形成領域121Aに向かって深さが浅くなり、チャネル形成領域121Aとの接合部分ではリンがほとんど添加されない。この場合、チャネル長LAは、第2のゲート電極109のチャネル長方向の幅になる。

[0057]

また、図2(A)のリン添加工程で、図4(A)の場合よりも加速電圧を大きくすることにより、図4(B)に示すように、第2の不純物領域124Bには、チャネル形成領域122Bとの接合部分にもリンがある程度の深さまで添加される。この場合、チャネル長LBは第2のゲート電極109のチャネル長方向の幅になる。また、図4(A)と同じ加速電圧であっても、テーバー角が大きい場合やテーパー部の膜厚が厚い場合にも、第2の不純物領域124Bを得ることができる。

[0058]

更に加速電圧を大きくすることにより、図4 (C) に示すように、第2の不純物領域124Bは半導体層の全膜厚に渡ってリンが添加される。この場合は、チャネル長LCは第2のゲート電極109のチャネル長方向の幅になる。

[0059]

また、図2(A)のリン添加工程で、図4(A)の場合よりも加速電圧を小さくなると、図4(D)に示すように、半導体層102の第1のゲート電極のテーパー部に交差している領域全てにリンを添加することができなく、テーパー部の膜厚が薄くなっている部分に選択的に添加される。

[0060]

この場合の第2の不純物領域124Dにリンが存在する深さは第1の不純物領域122からチャネル形成領域121Dに向かって浅くなる。また第2の不純物領域124Cとチャネル形成領域121Dとの接合部は第1のゲート電極108

のテーパー部の下に存在し、チャネル長LDは第2のゲート電極109のチャネル 長方向の幅よりも広くなる。また、図4(A)と同じ加速電圧であっても、テー バー角が小さい場合や、第1のゲート電極108のテーパー部の膜厚が薄い場合 にも、第2の不純物領域124Cを得ることができる。

[0061]

ここで、第1不純物領域122、123の長さ(チャネル長方向)は2~20 μ m (代表的には3~10 μ m) である。ま半導体層に導電性を与える不純物(この場合にはリンである)の濃度は 1×10^{19} ~ 1×10^{21} atoms/cm³ (代表的には 1×10^{20} ~ 5×10^{20} atoms/cm³) である。この第1不純物領域122、123はソース配線又はドレイン配線とTFTとを電気的に接続させるための低抵抗領域であり、ソース領域またはドレイン領域となる。

[0062]

また、第2不純物領域124、125の長さは0.1~1 μ m(代表的には0.1~0.5 μ m、好ましくは0.1~0.2 μ m)であり、リンの濃度は1×10¹⁵~1×10¹⁷atoms/cm³(代表的には5×10¹⁵~5×10¹⁶atoms/cm³、好ましくは1×10¹⁶~2×10¹⁶atoms/cm³)であり、第1のゲート電極108を通って不純物が添加されるため、リンの濃度は第1、第3の不純物領域よりも低くなる。

[0063]

また、第3不純物領域1 2 6、1 2 7の長さは0. $5\sim2\,\mu\,\mathrm{m}$ (代表的には1 ~1 . $5\,\mu\,\mathrm{m}$) であり、リンの濃度は $1\times10^{16}\sim1\times10^{19}\mathrm{atoms/cm}^3$ (代表的には $1\times10^{17}\sim5\times10^{18}\mathrm{atoms/cm}^3$ 、好ましくは $5\times10^{17}\sim1\times10^{18}\mathrm{atoms/cm}^3$) である。

[0064]

また、チャネル形成領域 122 は真性半導体層でなり第1 の不純物に添加された不純物(リン)を含まない、又はボロンの濃度が $1\times10^{16}\sim5\times10^{18}$ atom s/cm 3 のである。ボロンはしきい値電圧の制御用やパンチスルー防止用の不純物であり、同様の効果を生むものであれば他の元素で代用することもできる。その場合も濃度はボロンと同じになる。

[0065]

なお、第1の不純物領域122、123と第2の不純物領域124、125の間に、ゲート電極と重ならない低濃度不純物領域(第3の不純物領域126、127)を1つ形成したが、この部分に、不純物濃度が互いに異なる不純物領域を2以上形成することもできる。本発明では、少なくとも第1の不純物領域122、123と第2の不純物領域124、125の間に、第1の不純物領域122、123よりも不純物(リン)濃度が低く、抵抗が高い不純物領域が少なくと1つ存在すればよい。

[0066]

第1の不純物領域122、123が形成したら、レジストマスク120を除去する。熱処理して、半導体層152に添加されたリンを活性化する。活性化工程には、熱処理だけでなくレーザや、赤外ランプ光による光アニールを行うこともできる。

[0067]

次に、酸化シリコン等でなる層間絶縁膜130を形成する。ゲート絶縁膜103、層間絶縁膜130に第1の不純物領域122、163、及び第2のゲート配線109に達するコンタクトホールを形成する。そして、ソース電極131、1ドレイン電極132、及び図示しないゲート配線の取り出し電極を形成する。

[実施形態2] 図5、図6を用いて、本実施形態はTFTの作製工程について 説明する。本実施形態は実施形態1において、ゲート電極(ゲート配線)の構造 の変形例である。

[0068]

実施形態1ではゲート電極は幅の異なる2つのゲート電極が積層された構造であったが、本実施形態は上部の第2の電極を省略し、テーパー部を有する第1のゲート電極層でのみ電極を形成する。

[0069]

まず、基板150全面に下地膜151を形成し、下地膜151上に、島状の半導体層152を形成する。半導体層152を覆って基板150全面に、ゲート絶縁膜となる絶縁膜153を形成する。(図5(A))

[0070]

ゲート絶縁膜153上にゲート電極(ゲート配線)を構成する導電膜154を 形成する。この導電膜154は、テーパーエッチングが容易にできる材料が望ま れる。例えば、クロム(Cr)、タンタル(Ta)を主成分(組成比が50%以 上)とする材料、リンを含有するn型のシリコンが代表的に用いられる。またチ タン(Ti)、タングステン(W)、モリブデン(Mo)等を主成分とする材料 を用いることができる。またこれらの材料の単層膜だけでなく、多層膜を用いる ことができ、例えば、タンタル膜を窒化タンタル(TaN)膜で挟んだ3層膜を 用いることができる。(図5(B))

[0071]

次に、導電膜154上にレジストマスク155を形成する。マスク155を用いて導電膜154をエッチングしてゲート電極 (ゲート配線) 156を形成する。(図5(C))

[0072]

このエッチングにより、図3に示すように、ゲート電極156の側面がゲート 絶縁膜となすテーパー角 θ は3度以上60度以下とされる。このテーパー角 θ は 好ましくは5度以上45度以下、より好ましくは7度以上20度以下とする。

[0073]

レジストマスク155が存在した状態で、半導体層102にn型又はp型の不純物を添加する。ここでは、リンをイオンドーピング法にて添加し、n 型の不純物領域158、159形成する。この添加工程において、n 型の第2の不純物領域164、165、n 型の第3の不純物領域166、167の濃度分布が決定される。(図6(A))

[0074]

本実施形態では、第2のゲート電極が存在しないため、この添加工程では半導体層152のチャネルが形成される領域にリンが添加されるのを防ぐためのマスクが必要である。ここでは、導電膜154のエッチングに用いたレジストマスク155を用いたが、添加用に新たに形成することもできる。

[0075]

次に、レジストマスク155を除去してゲート電極108、109を覆ってレジストマスク160を形成する。このマスク120によって、第3の不純物領域の長さが決定される。レジストマスク160を介して、再びイオンドーピング法によりn型の不純物であるリンを半導体層152に添加する。のの添加工程に先立って、ゲート配線156をマスクにして、絶縁膜153をエッチングして、半導体層152表面を露出させても良い。(図6(B))

[0076]

このドーピングにより、レジストマスク160で覆われていない n^- 型不純物領域158、159に選択的にリンが添加されて、 n^+ 型の第1の不純物領域162、163が形成される。またレジストマスク155及び160で覆われていた領域161は図6(A)、(B)の添加工程でリンが添加されないため、チャネル形成領域となる。

[0077]

また、図6(B)のn 型の不純物領域158、159において、添加工程でリンが添加されなかった領域はゲート電極156と重なっている(オーバーラップ)領域であって、n 型の第2の不純物領域164、165となる。第1の電極108と重なっていない領域はn 型の第3の不純物領域166、167となる。

[0078]

本実施形態でも、実施形態1と同様に第2の不純物領域154、155は図4に示す4つのタイプに分類できる。本実施形態の場合には、チャネル長は第2のゲート電極109に代わって、図6(A)の添加工程に用いたレジストマスク155で決定される。

[0079]

しかし、実施形態1のゲート電極は積層構造を有するため、第1のゲート電極 108の厚さを薄くしても、第2のゲート電極109を厚くすることで低抵抗化 が可能であるが、本実施形態のゲート電極156はテーパー部を有する単層電極 でなるため、その膜厚は第1のゲート電極108よりも厚くなってしまう。

[0080]

ゲート電極幅を考慮するとテーパー部の幅WGの長さに限度があり、第2の不純物領域164、165の不純物の濃度分布は図4(D)に示すタイプとなるのが最も実用的である。

[0081]

1

また、チャネル形成領域151、第1~第3の不純物領域152~157について、チャネル長方向の長さや不純物濃度は実施形態と同様である。

[0082]

なお、第1の不純物領域162、163と第2の不純物領域164、165の間に、ゲート電極と重ならない低濃度不純物領域(第3の不純物領域166、167)を1つ形成したが、この部分に、不純物濃度が互い異なるような不純物領域を2以上の形成しても良い。本発明では、少なくとも第1の不純物領域162、163と第2の不純物領域164、165の間に、第1の不純物領域162、163よりも不純物(リン)濃度が低く、抵抗が高い不純物領域が少なくと1つ存在すればよい。

[0083]

第1の不純物領域162、163が形成したら、レジストマスク160を除去する。熱処理して、半導体層152に添加されたリンを活性化する。活性化工程には、熱処理だけでなくレーザや、赤外ランプ光による光アニールを行うこともできる。だだし、ゲート電極156の下の第2の不純物領域164、165ないのリンを活性化するには、必ず熱処理が必要である。

[0084]

次に、酸化シリコン等でなる層間絶縁膜170を形成する。ゲート絶縁膜153、層間絶縁膜170に第1の不純物領域162、163、ゲート配線156に達するコンタクトホールを形成する。そして、ソース電極171、ドレイン電極172、及び図示しないゲート配線の取り出し電極を形成する。

[0085]

[実施形態3] 図7を本実施形態はTFTの作製工程について説明する。本実施形態は実施形態1において、ゲート電極(ゲート配線)の構造の変形例である。図7において、図1、図2と同じ符号は同じ構成要素を示している。

[0086]

本実施形態のゲート電極は第1のゲート電極191と第2のゲート電極192 の積層構造を持つが、第1のゲート電極191の側面をテーパー状にしない例で あり、本実施形態では第1のゲート電極191が第2のゲート電極192側面か ら外側に延びる部分では、その膜厚がほぼ一定になっている。

[0087]

半導体層には、実施形態と同様のリンの添加を経て、チャネル形成領域181、n⁺型の第1の不純物領域182、183、n⁻型の第2の不純物領域184、185、n⁻型の第3の不純物領域186、187が形成される。

[0088]

本実施形態では、第1のゲート電極191の膜厚は一定とされるため、第2の 不純物領域184、185において、不純物濃度に勾配がほとんどない。

[0089]

なお、実施形態1~3に記載のTFTの構成は、以下に示す本発明の全ての実施例に適用できるのは、いうまでもない。また、以上の実施形態は、nチャネル型TFTに適用するのが最も効果的である。

[0090]

【実施例】 図8~図21を用いて本発明の実施例を詳細に説明する。

[0091]

[実施例1] 本実施例は本発明をアクティブマトリクス型の液晶表示装置に適用した例を説明する。

[0092]

図8は、本実施例のアクティブマトリクス型液晶パネルの概略の構成図である。液晶パネルは、アクティブマトリクス基板と対向基板との間に液晶が挟まれた構造を有している。アクティブマトリクス基板200は、ガラス基板200上に画素マトリクス回路202を駆動するためのゲートドライバ回路203及びソースドライバ回路204が形成されている。ドライバ回路203、204はそれぞれソース配線、ドレイン配線によって画素マトリクス回路202に接続されている。

[0093]

更に、ガラス基板200上には、駆動回路302、303へ電力や制御信号を入力するための外部端子が形成され、この外部端子にFPC206が接続されている。

[0094]

対向基板210においては、ガラス基板全面にITO膜等の透明導電膜が形成されている。透明導電膜は画素マトリクス回路202の画素電極に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。更に、対向基板210には必要であれば配向膜や、カラーフィルタが形成されている。

[0095]

図9(A)は画素マトリクス回路の一画素の等価回路であり、図9(B)は画素マトリクス回路301の上面図である。図9(B)は駆動回路302、203を構成するCMOS回路の上面図である。

[0096]

図10はアクティブマトリクス基板の断面図であり、図10(A)は画素マトリクス回路201の断面図であり、図9(B)の鎖線X-X'に沿った断面に対応する。図10(B)はCMOS回路の断面図であり、図9(C)の鎖線Y-Y'に沿った断面に対応する。画素TFT及びCMOS回路の薄膜トランジスタは同一基板上に同時に作製される。

[0097]

画素マトリクス回路202においてゲート配線350が、行ごとに形成され、 ソース配線380が列ごとに形成されている。ゲート配線350、ソース配線3 80の交差部近傍には、画素TFT210が形成されている。画素TFT210 のソース領域にはソース配線380に接続され、ドレイン領域には液晶セル23 0、保持容量240の2つのコンデンサーが接続されている。

[0098]

液晶セル230は画素電極390と対向基板210の透明電極を対向電極に、 液晶を誘電体とするコンデンサー構造を有し、画素450によって画素TFT2 10に接続されている。保持容量230は、共通配線360と、画素TFT21 0の半導体層に形成されるチャネルを電極に、ゲート絶縁膜を誘電体とするコン デンサ構造を有する。

[0099]

図11~図14を用いて、本実施例のアクティブマトリクス基板の作製工程を 説明する。図11、12は画素マトリクス回路の作製工程を示す断面図であり、 図13、図14はCMOS回路の作製工程を示す断面図である。

[0100]

ガラス基板300を用意する。本実施例ではコーニングス社製1737ガラス 基板を用いる。ガラス基板300表面に接して、下地膜301を形成する。プラ ズマCVD法で、TEOSガスを原料に厚さ200nmの酸化シリコン膜を成膜 する。そして、400℃、4時間下地膜201を加熱する。

[0101]

[0102]

非晶質シリコン膜の成膜方法はPECVD法の他に、LPCVD法やスパッタ 法を用いることができる。また、非晶質シリコンを結晶化させるレーザにはエキ シマレーザのようなパルス発振型の他、Arレーザのような連続発振型のレーザ を用いても良い。また、レーザ結晶化の代わりにハロゲンランプや水銀ランプを 用いるランプアニール工程、あるいは600℃以上の加熱処理工程を用いること もできる。

[0103]

次に、フォトリソ工程用いて図示しないフォトレジストパターンを形成し、このフォトレジストパターンを用いて結晶性シリコン膜 401 を島状にパターニングして、半導体層 302、303、304 を形成する。半導体層 302、303、304 を覆って、ゲート絶縁膜 305 となる窒化酸化シリコンを成膜する。PECVD法で、原料ガスに SiH_4 とNO $_2$ を用いてして厚さ 120 n m の窒化酸化シリコン膜を成膜する。(図 11 (B)、図 13 (B))

[0104]

リンを含有する n型のシリコン膜4 0 2、モリブデンータングステン合金 (Mo-W) 膜4 0 3 の積層膜をスパッタ法で成膜する。シリコン膜2 0 8 の厚さは2 0 0 n mとし、Mo-W膜の厚さは2 5 0 n mとする。Mo-W膜4 0 3 の成膜に用いるターゲット材料はMoとWの存在比を1:1とした。(図11 (C)、図13 (C))

[0105]

Mo-W膜403上にレジストマスク405を形成する。レジストマスク405を用いてMo-W膜403をウェットエッチングし、ゲート配線、共通配線の上部配線である第2のゲート配線352、第2の共通配線362、第2のゲート配線372を形成する。(図11(D)、図13(D))

[0106]

再度レジストマスク405を用いて、塩素系のガスを用いた異方性エッチングを行い、n型シリコン膜402をエッチングし、第1のゲート配線351、第2の共通配線361、第1のゲート配線372を形成する。このとき各配線351、361、371の側面がゲート配線絶縁膜305となす角 θ が 20 度になるようにし、側部にテーパー部を形成する。(図11(E)、図13(E))

[0107]

レジストマスク405を除去した後、配線350、360、371をマスクにして、イオンドーピング法により半導体層302~304にリンを添加し、n型領域406~413を自己整合的に形成する。このリンの添加工程で第1の電極351、361、371のテーパー部(第2の電極352、362、372の

側面よりも外側にある部分)とゲート絶縁膜305を通過させて、リンを添加するため、加速電圧を高めにし、90KeVとする。

[0108]

 n^- 型の不純物領域 $4 \ 0 \ 6 \sim 4 \ 1 \ 3 \ 0 \ J$ ン濃度により $T \ F \ T \ o \ n^-$ 型の低濃度不純物領域のリン濃度がが決定されるため、ドーズ量は低濃度とし、 n^- 型不純物領域 $4 \ 0 \ 6 \sim 4 \ 1 \ 3$ において、電極 $3 \ 5 \ 0$ 、 $3 \ 6 \ 0$ 、 $3 \ 7 \ 0$ と交差していない領域のリンの濃度が $1 \times 1 \ 0^{18}$ atoms/cm³ となるようにした。ドーピングガスには水素で希釈したホスフィンを用いる。

[0109]

次に、電極350、360、370を覆うレジストマスク415を形成する。 マスク415が各電極の第1の電極351、361、371の側面よりも外側に 延びた長さによって、第1の電極351、361、371とオーバーラップしな いn 型の低濃度不純物領域の長さが決定される。また、CMOS回路の半導体 層304上にはレジストマスクを形成しない。

[0110]

レジストマスク4 1 5 を用いて、イオンドーピング法によりリンを添加する。この添加工程においても、水素で希釈したホスフィンをドーピングガスに用いた。リンをゲート絶縁膜3 0 5 を通過させるため加速電圧は80 k e V と高めにする。また、この工程で形成される n^+ 型の不純物領域3 1 3 \sim 3 1 5、3 3 2、3 3 3、3 2 1、3 2 2 のリンの濃度が5 \times 1 0 20 atoms/cm 3 となるようにドーズ量を設定した。

[0111]

画素マトリクス回路において、半導体層 $3020n^-$ 型の不純物領域 $406\sim 409$ にリンが選択的に添加され、 n^+ 型の不純物領域 $312\sim 324$ が形成される。 n^- 型の不純物領域 $406\sim 409$ において、リンが添加されなかった領域は高抵抗領域として機能し、第100 が一ト電極 351、第100 共通電極と重なっている n^- 型不純物領域 $316\sim 319$ と326、327 と、第100 が一ト電極 351、第10 共通電極 261 と重なっていない n^- 型不純物領域 $320\sim 323$ 、328 として画定する。更に、200 リン添加工程でリンが添加されなか

った領域311、312、325はチャネル形成領域として画定する。 (図12 (A))

[0112]

n 型不純物領域316~319はリンの濃度がn 型不純物領域320~3 23より低く、またリンの濃度はn 型不純物領域320~323からチャネル 形成領域311、312に向かって低くなっている。

[0113]

CMOS回路において、n チャネル型TFTの半導体層 3 0 3 0 n n 型不純物領域 4 1 0 、4 1 1 にもリンが選択的に添加され、n n 型の不純物領域 3 2 2 3 2 3 が形成される。

[0114]

また n 型の不純物領域 4 1 0、 4 1 1 において、リンが添加されなかった領域は高抵抗領域として機能し、第 1 のゲート電極 3 7 1 と重なっている n 型不純物領域 3 2 4、 3 2 5 と、第1のゲート電極 3 7 1 と重なっていない n 型不純物領域 3 2 6、 3 2 7 として画定する。

[0115]

2回のリン添加工程でリンが添加されなかった領域321はチャネル形成領域と して画定する。

[0116]

n 型不純物領域324、325はリンの濃度がn 型不純物領域326、327より低く、またリンの濃度はn 型不純物領域326、327からチャネル形成領域321に向かって低くなっている。

[0117]

また、pチャネル型TFTの半導体層304においては、ゲート電極370が上に存在する部分にはリンがほとんど添加されず、ゲート電極370がその上部に存在しない部分にn⁺型領域421、422が形成され、第1のゲート電極371の下部にはn⁻型の不純物領域が残存した。(図14(A))

[0118]

レジストマスク415を除去した後、nチャネル型TFTを覆うレジストマス

ク4 1 6 を形成する。 p チャネル型 T F T の第 2 のゲート電極 3 7 2 をマスクにして、半導体層 3 0 5 側の第 1 のゲート電極 3 7 1 をエッチングにて細らせて、第 3 のゲート電極 3 7 3 を形成する。(図 1 2 (B)、図 1 4 (B))

[0119]

このとき、第3のゲート電極373の側面がゲート配線305となすテーパー 角 θ が75度となった。この第3の電極373のテーパー角は60度以上90度 以下(より好ましくは70度以上85度以下)とする。

[0120]

レジストマスク416を残存させた状態で、半導体層304にボロンとイオンドーピング法で添加する。ゲート電極371、373がマスクとして機能して、チャネル形成領域431、 p^+ 型不純物領域432、433、 p^+ 型不純物領域344、345が自己整合的に形成される。なお、レジストマスク416を除去し別途新しいレジストマスクを形成することもできる。(図12(C)、図14(C))

[0121]

ボロンの添加工程においも加速電圧を80 ke Vとし、ドーズ量は p^+ 型不純物領域 $432\sim345$ のボロン濃度が 3×10^{21} atoms/cm³となるように設定した。ドーピングガスには水素で希釈したジボランを用いたここで、 p^+ 型不純物領域344、345は p^+ 型不純物領域432、433とボロン濃度は同じであるが、リン濃度が低くなっている。 p^+ 型不純物領域344、345は第1のゲート電極371のテーパー部の膜厚の変化に対応して、リンの濃度分布はチャネル形成領域431に向かって低くなっている。

[0122]

レジストマスク416を除去した後、500℃で加熱して半導体層に添加した リン、ボロンを活性化する。加熱処理に先立って、ゲート配線350、共通電極 360、ゲート配線370の酸化を防止するために、厚さ50nmでなる酸化シ リコンでなる保護膜306を形成する。(図12(C)、図14(C))

[0123]

次に、層間絶縁膜307として、PECVD法で厚さ20nmの窒化シリコン

膜、厚さ900nmの酸化シリコン膜を積層して成膜する。層間絶縁膜397、 保護膜306、ゲート絶縁膜305にn⁺型不純物領域313~315、n⁺型 不純物領域322、421、p⁺型不純物領域332、333及び、第2のゲー ト配線371に達するコンタクトホールを形成する。

[0124]

層間絶縁膜111上にチタン(150nm)/アルミニウム(500nm)/ チタン(100nm)の積層膜をスパッタ法で成膜し、パターニングして、ソース配線380、ドレイン電極381、ソース電極384、385、ドレイン電極386を形成する。以上により、CMOS回路と画素TFT210、保持容量230がガラス基板上に作製される。(図12(E)、図14(E))

[0125]

アクティブマトリクス基板を完成するには、更に、基板300全面に平坦化膜308を形成する。ここでは、アクリルをスピンコート法で塗布し、焼成して厚さ1μmのアクリル膜を形成する。平坦化膜308にコンタクトホールを開口する。スパッタ法で厚さ200nmのチタンを成膜しパターニングしてソース配線357、352を形成する。

[0126]

次に、第1の平坦化膜308と同様にして、厚さ0.5μmのアクリルを第2の平坦化膜309として形成する。平坦化膜308、309にドレイン電極381に対するコンタクトホールを形成する。スパッタ法でITO膜を成膜し、パターニングして、ドレイン電極381に接続された画素電極390を形成する。(図10(A),(B))

[0127]

本実施例では、pチャネル型TFTに対して高抵抗領域として機能する低濃度 不純物領域を形成していないが、pチャネル型TFTは元来高抵抗領域がなくと も、信頼性が高いので問題はない。高抵抗領域形成しないほうがオン電流を稼ぐ ことができ、nチャネル型TFTとの特性との均衡よくなり、都合が良い。

[0128]

[実施例2] 本実施例は実施例1の変形例であり、リンとボロンの添加工程の

順序を逆にした例を示す。図15を用いて本実施例の作製工程を説明する。

[0129]

本実施例ではCMOS回路の作製工程を説明するが、実施例のように画素マトリクス回路とドライバ回路が一体化したアクティブマトリクス基板の作製工程に本実施例を適用できるのはいうまでもない。また、図15において、図13、14と同じ符号は同じ構成要素を示す。

[0130]

[0131]

レジストマスク416を用いて、半導体層304にボロンとイオンドーピング 法で添加する。ゲート電極371、372がマスクとして機能して、半導体層3 04にチャネル形成領域501、ソース領域、ドレイン領域として機能するp⁺ 型不純物領域502、503が自己整合的に形成される。

[0132]

加速電圧は80keVとし、ドーズ量は p^+ 型不純物領域501、502のボロン濃度が 3×10^{20} atoms/cm 3 となるように設定した。ここで、 p^+ 型不純物領域502、503はドーピング時のボロンの回り込み、ゲート電極371の側部の膜厚の薄さのため、下部にも若千重なっているとも考えられる。(図15(B))

[0133]

レジストマスク451を除去した後、pチャネル型TFTを覆うレジストマスク452を形成する。そして、イオンドーピング法により半導体層303にリンを添加し、 n^- 型領域453、454を自己整合的に形成する。加速電圧は90 Ke Vとすし、ドーズ量は n^- 型不純物領域453、454のリン濃度が 1×1 0 18atoms/cm³ となるように設定した。また、ドーピングガスには水素で希釈したホスフィンを用いる。(図15(C))

[0134]

次に、レジストマスク452を除去して、新たにpチャネル型TFT全体と、 nチャネル型TFTを部分的に覆うレジストマスク456を形成する。nチャネ ル型TFTにおいて、マスク456が第1のゲート電極371の側面よりも外側 に延びた長さが、第1のゲート電極371とオーバーラップしないn⁻型不純物 領域の長さを決定する。

[0135]

レジストマスク456を用いて、イオンドーピング法によりリンを添加する。 水素で希釈したホスフィンをドーピングガスに用いた。

[0136]

[0137]

他方、 n^- 型の不純物領域454、455において、リンが添加されなかった 領域は高抵抗領域として機能し、第1のゲート電極371と重なっている n^- 型 不純物領域514、515、第1のゲート電極371と重なっていない n^- 型不 純物領域516、517として画定する。また2回のリン添加工程でリンが添加 されなかった領域511はチャネル形成領域として画定する。(図15(D))

[0138]

本実施例でもゲート電極371と重なっている n^- 型不純物領域514、515は、リン濃度が n^- 型不純物領域516、517(及び n^+ 型不純物領域512、513)よりも低く、またリンの濃度はチャネル形成領域511に向かって低くなっている。

[0139]

レジストマスク416を除去した後、厚さ50nmでなる酸化シリコンでなる 保護膜306を形成し、加熱処理して半導体層に添加したリン、ボロンを活性化 する。層間絶縁膜307を形成し、コンタクトホールを開口して、ソース配線3 80、ドレイン電極381を形成する。以上により、CMOS回路が作製される。(図15(E))

[0140]

本実施例では、pチャネル型TFTの第1のゲート電極を細らせる工程を省略することができる。なお、図15 (B)のボロンの添加工程を行う前に、pチャネル型TFTの第1のゲート電極371を第2のゲート電極372をマスクにしてエッチングして、第3のゲート電極373を形成する工程を追加することもできる。

[0141]

[実施例3] 実施例1では半導体層にエキシマレーザにより結晶化した多結晶 シリコン膜を用いたが、本実施例は他の結晶化方法を示す。

[0142]

本実施例の結晶化工程は特開平7-130652号公報に記載の結晶化技術で ある。この結晶化工程について図17を用いて説明する。

[0143]

まずガラス基板1001上に下地膜として酸化シリコン膜1002を成膜する。酸化シリコン膜1002上に非晶質シリコン膜1003を成膜する。本実施例では酸化シリコン膜1002と非晶質シリコン膜1003とをスパッタ法により連続的に成膜した。次に、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層1004を形成した。(図17(A))

[0144]

なお、ニッケル (Ni) 以外にも、ゲルマニウム (Ge)、鉄 (Fe)、パラジウム (Pd)、錫 (Sn)、鉛 (Pb)、コバルト (Co)、白金 (Pt)、銅 (Cu)、金 (Au)、シリコン (Si) といった元素から選ばれた一種または複数種の元素を用いても良い。

[0145]

次に、600 \mathbb{C} 1 時間の水素だし工程の後、600 \sim 1100 \mathbb{C} 0 \sim 12 時間 (本実施例では5100 \mathbb{C} 14 時間) の熱処理を行い、ポリシリコン膜100 100

性を有することが分かっている。(図17(B))

[0146]

なお、本実施例の結晶化工程は本明細書に記載された半導体層の形成工程に適 用できる。

[0147]

[実施例4] 本実施例では、実施例3と異なる結晶化工程に関するものであり、特開平8-78329号公報に記載された技術を用いて結晶化した場合の例について説明する。なお、特開平8-78329号公報に記載された技術は、触媒元素を選択的に添加することによって、半導体膜の選択的な結晶化を可能とするものである。図18を用いて、同技術を本発明に適用した場合について説明する

[0148]

まず、ステンレス基板1011上に酸化シリコン膜1012を成膜し、その上に非晶質シリコン膜1013、酸化シリコン膜1104を連続的に形成した。この時、酸化シリコン膜1014の膜厚は150nmとした。

[0149]

次に酸化シリコン膜1014をパターニングして選択的に開口部1015を形成し、その後、重量換算で100ppmのニッケルを含む酢酸ニッケル塩溶液を塗布した。形成されたニッケル含有層1106は開口部1015の底部のみで非晶質シリコン膜1012と接触した状態となった。(図18(A))

[0150]

次に、500~650℃で4~24時間(本実施例では550℃14時間)の 熱処理を行い、非晶質シリコン膜の結晶化を行った。この結晶化過程では、ニッ ケルが接した部分がまず結晶化し、そこから基板にほぼ平行な方向へと結晶成長 が進行する。結晶学的には<111>軸方向に向かって進行することが確かめら れている。

[0151]

こうして形成されたポリシリコン膜1 0 1 7 は棒状または針状の結晶が集合してなり、各々の棒状結晶は、巨視的にはある特定の方向性をもって成長している

ため、結晶性が揃っているという利点がある。

[0152]

なお、上記公報に記載された技術においてもニッケル (Ni) 以外にゲルマニウム (Ge)、鉄 (Fe)、パラジウム (Pd)、錫 (Sn)、鉛 (Pb)、コバルト (Co)、白金 (Pt)、銅 (Cu)、金 (Au)、シリコン (Si) といった元素から選ばれた一種または複数種の元素を用いることができる。

[0153]

以上のような技術を用いて結晶を含む半導体膜(ポリシリコン膜やポリシリコンゲルマニウム膜を含む)を形成し、パターニングを行って結晶を含む半導体膜でなる半導体層を形成すれば良い。その後の工程は実施例1に従えば良い。勿論、実施例2との組み合わせも可能である。

[0154]

本実施例の技術を用いて結晶化した結晶を含む半導体膜を用いてTFTを作製した場合、高い電界効果移動度(モビリティ)が得られるが、そのため高い信頼性を要求されていた。しかしながら、本発明のTFT構造を採用することで本実施例の技術を最大限に生かしたTFTを作製することが可能となった。

[0155]

[実施例5] 本実施例は、実施例3、4で示した半導体の結晶化に用いたニッケルを、結晶化後にリンを用いて除去する工程を行う例を示す。本実施例ではその方法として、特開平10-135468号公報または特開平10-135469号公報に記載された技術を用いた。

[0156]

同公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタリング作用を用いて除去する技術である。同技術を用いることで、結晶性半導体膜中の触媒元素の濃度を 1×10^{17} atms/cm³以下、好ましくは 1×10^{16} atms/cm³にまで低減することができる。

[0157]

本実施例の構成について図19を用いて説明する。ここではコーニング社の1737基板に代表される無アルカリガラス基板を用いた。図19(A)では、実

施例2で示した結晶化の技術を用いて、下地膜1022、結晶性珪素膜1023 が形成された状態を示している。そして、結晶性珪素膜1023の表面にマスク 用の酸化珪素膜1024が150nmの厚さに形成され、パターニングにより開 孔部が設けられ、結晶性珪素膜を露出させた領域を設けてある。そして、リンを 添加する工程を実施して、結晶性珪素膜にリンが添加された領域1025が設け られた。

[0158]

この状態で、窒素雰囲気中で550~1020℃、5~24時間、例えば600℃、12時間の熱処理を行うと、結晶性珪素膜にリンが添加された領域1025がゲッタリングサイトとして働き、結晶性珪素膜1023に残存していた触媒元素はリンが添加された領域1025に偏析させることができた。

[0159]

そして、マスク用の酸化珪素膜1024と、リンが添加された領域1025とをエッチングして除去することにより、結晶化の工程で使用した触媒元素の濃度を 1×10^{17} atms/cm 3 以下にまで低減された結晶性珪素膜を得ることができた。この結晶性珪素膜はそのまま実施例1で示した本願発明のTFTの半導体層として使用することができた。

[0160]

[実施例6] 本実施例では、実施例3、4に対して特開平10-135468 号公報または特開平10-135469 号公報に記載された技術を組み合わせた例を示す。

[0161]

同公報に記載された技術は、実施例 3、4で示した半導体の結晶化に用いたニッケルを、結晶化後にハロゲン元素(代表的には塩素)のゲッタリング作用を用いて除去する技術である。同技術を用いることで半導体層中のニッケル濃度を $1 \times 10^{17} a toms/cm^3$ 以下(好ましくは $1 \times 10^{16} a toms/cm^3$ 以下)にまで低減することができる。

[0162]

本実施例の構成について図20を用いて説明する。まず基板として耐熱性の高

い石英基板701を用いた。勿論、シリコン基板やセラミックス基板を用いても 良い。石英基板を用いた場合、特に下地膜として酸化シリコン膜を設けなくても 基板側からの汚染はない。

[0163]

次に実施例3、4の結晶化方法を用いてポリシリコン膜(図示せず)を形成し、パターニングして半導体層1032、1033を形成した。さらに、それら半導体層を覆って酸化シリコン膜でなるゲート絶縁膜1034を形成した。(図20(A))

[0164]

ゲート絶縁膜1034を形成したら、ハロゲン元素を含む雰囲気中において熱処理を行った。本実施例では処理雰囲気を酸素と塩化水素とを混合した酸化性雰囲気とし、処理温度を950℃、処理時間を30分とした。なお、処理温度は700~1150℃(代表的には1020~1000℃)の間で選択すれば良いし、処理時間も10分~8時間(代表的には30分~2時間)の間で選択すれば良い。(図20(B))

[0165]

この時、ニッケルは揮発性のニッケル塩化物となって処理雰囲気中に離脱し、ポリシリコン膜中のニッケル濃度が低減する。従って、図20(B)に示した半導体層1035、1036中に含まれるニッケル濃度は 1×10^{17} atoms/cm 3 以下に低減されていた。

[0166]

以上のような技術でなる本実施例を用いて半導体層を形成し、その後の工程は 実施例1、2に従えば良い。勿特に本実施例と実施例4の結晶化方法の組み合わ せは非常に結晶性の高い結晶性シリコン膜を実現できることが判明している。

[0167]

(半導体層の結晶構造に関する知見)

上記作製工程に従って形成した半導体層は、微視的に見れば複数の針状又は棒状の結晶(以下、棒状結晶と略記する)が集まって並んだ結晶構造を有する。このことはTEM(透過型電子顕微鏡法)による観察で容易に確認できた。

[0168]

また、電子線回折及びエックス線(X線)回折を利用して半導体層の表面(チャネルを形成する部分)が結晶軸に多少のずれが含まれているものの主たる配向面が(110)面であることを確認した。本出願人がスポット径約1.5μmの電子線回折写真を詳細に観察した結果、(110)面に対応する回折斑点がきれいに現れているが、各斑点は同心円上に分布を持っていることが確認された。

[0169]

また、本出願人は個々の棒状結晶が接して形成する結晶粒界をHR-TEM(高分解能透過型電子顕微鏡法)により観察し、結晶粒界において結晶格子に連続 性があることを確認した。これは観察される格子縞が結晶粒界において連続的に 繋がっていることから容易に確認できた。

[0170]

なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement; Ryuichi Shimokawa and Yutaka Hayashi, Japanese Journal of Applied Physics vol.27, No.5, pp.751-758, 1988」に記載された「Planar boundary」である。

[0171]

上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ 。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能し ないため、実質的に存在しないと見なすことができる。

[0172]

特に結晶軸(結晶面に垂直な軸)が〈110〉軸である場合、〈211〉双晶 粒界は Σ 3の対応粒界とも呼ばれる。 Σ 値は対応粒界の整合性の程度を示す指針 となるパラメータであり、 Σ 値が小さいほど整合性の良い粒界であることを示す

[0173]

本出願人が本発明を実施して得たポリシリコン膜を詳細にTEMを用いて観察 した結果、結晶粒界の殆ど(90%以上、典型的には95%以上)が∑3の対応 粒界、即ち{211} 双晶粒界であることが判明した。

[0174]

二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が $\{1\ 1\ 0\}$ である場合、 $\{1\ 1\ 1\}$ 面に対応する格子縞がなす角を θ とすると、 θ = 70.5° の時に Σ 3 の対応粒界となることが知られている。

[0175]

本実施例のポリシリコン膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界は {211} 双晶粒界であるという結論に辿り着いた。

[0176]

なお、 $\theta = 38.9$ の時には $\Sigma 9$ の対応粒界となるが、この様な他の結晶粒界も存在した。

[0177]

この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本実施例を実施して得たポリシリコン膜は面方位が概略 {110} で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。

[0178]

この様な結晶構造(正確には結晶粒界の構造)は、結晶粒界において異なる二 つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界 において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常 に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜 は実質的に結晶粒界が存在しない見なすことができる。

[0179]

また700~1150℃という高い温度での熱処理工程によって結晶粒内に存在する欠陥が殆ど消滅していることがTEM観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。

[0180]

この欠陥数の差は電子スピン共鳴分析(Electron Spin Resonance : ESR)によってスピン密度の差となって現れる。現状では本実施例の作製工程に従って作製されたポリシリコン膜のスピン密度は少なくとも 3×10^{17} spins/cm 3 以下(好ましくは 5×10^{15} spins/cm 3 以下)であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。

[0181]

以上の事から、本実施例を実施することで得られたポリシリコン膜は結晶粒内 及び結晶粒界が実質的に存在しないため、単結晶シリコン膜又は実質的な単結晶 シリコン膜と考えて良い。本出願人はこのような結晶構造を有するポリシリコン 膜をCGS(Continuous Grain Silicon)と呼んでいる。

[0182]

CGSに関する記載は本出願人による特願平10-044659号、特願平10-152316号、特願平10-152308号または特願平10-152305号の出願を参照すれば良い。

[0183]

(TFTの電気特性に関する知見)

本実施例で作製したTFTは、MOSFETに匹敵する電気特性を示した。本 出願人が試作したTFTからは次に示す様なデータが得られている。

[0184]

- (1)スイッチング性能(オン/オフ動作切り換えの俊敏性)の指標となるサブスレッショルド係数が、nチャネル型T F T およびp F F T ともに $60\sim100$ mV/decade (代表的には $60\sim85$ mV/decade)と小さい。
- (2) TFTの動作速度の指標となる電界効果移動度(μ FE)が、n チャネル型TFTで 200~650cm 2 /Vs (代表的には 300~500cm 2 /Vs)、p チャネル型TFTで100~300cm 2 /Vs (代表的には 150~200cm 2 /Vs)と大きい。
- (3) TFTの駆動電圧の指標となるしきい値電圧 (Vth) が、nチャネル型 TFTで-0.5~1.5 V、pチャネル型TFTで-1.5~0.5 Vと小さい。

[0185]

以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能で あることが確認されている。

[0186]

(回路特性に関する知見)

次に、本実施例を実施して形成したTFTを用いて作製されたリングオシレータによる周波数特性を示す。リングオシレータとはCMOS構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路1段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。

段数:9段

TFTのゲイト絶縁膜の膜厚:30nm及び50nm

TFTのゲイト長: 0.6 μm

[0187]

このリングオシレータによって発振周波数を調べた結果、最大値で1.04GHz の発振周波数を得ることができた。また、実際にLSI回路のTEGの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の 膜厚30 n m、ゲイト長 0.6 μ m、電源電圧 5 V、段数 5 0 段のシフトレジスタ回路において動作周波数100 MHzの出力パルスが得られた。

[0188]

以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本実施 例のTFTがMOSFETに匹敵する、若しくは凌駕する性能(電気特性)を有 していることを示している。

[0189]

[実施例7] 本実施例も結晶化工程で用いた触媒元素をゲッタリングする技術 に関する。

[0190]

実施例6では、結晶化シリコン中の触媒元素をゲッタリングするため、ゲッタ リング領域1025 (図19参照) する必要があり、この領域には、TFTを形 成することができなくなるため、回路の集積化を妨げている。本実施例は上記の問題点を解消したゲッタリング方法であり、nチャネル型TFTのn⁺型不純物領域及びpチャネル型TFTのp⁺型不純物領域をゲッタリング領域に用いる。

[0191]

実施例1で示した工程では、 n^+ 型不純物領域312~314、322、32及び、 p^+ 型不純物領域332、333にはリンが 5×10^{20} atoms/cm³の高濃度に存在する。(図12、図14参照)このため、これらの領域をゲッタリング領域に用いることができる。

[0192]

このため、TFTの半導体層 $302\sim304$ を実施例 3、4 で示した結晶性シリコンで形成した場合、リン、ボロンの活性化工程をゲッタリングのための加熱工程と兼ねればよい。例えば、活性化工程(図 12 (D)、図 14 (D)参照)において、 $500\sim650$ (代表的には $550\sim600$ の処理温度で $2\sim24$ 時間 (代表的には $4\sim12$ 時間)の熱処理工程を行えばよい。

[0193]

この熱処理工程において、各TFTのチャネル形成領域311、312、325、321、331に残存したニッケルは、リンの作用により上記のn 型不純物領域、p 型不純物領域へ向かって拡散し、そこで捕獲される。

[0194]

そのため、 n^+ 型不純物領域 $312\sim314$ 、322、32及び、 p^+ 型不純物領域 332、3330ニッケル(触媒)濃度は $1\times10^{17}\sim1\times10^{20}$ atoms/cm 3 (代表的には $1\times10^{18}\sim5\times10^{19}$ atoms/cm 3) と増加し、他方、チャネル形成領域 311、312、325、321、3310ニッケル濃度は 2×10^{17} atoms/cm 3 以下(代表的には $1\times10^{14}\sim5\times10^{16}$ atoms/cm 3)にまで低減することができる。

[0195]

なお、本実施例の効果を得るには、 n^+ 型不純物領域 $312\sim314$ 、322、 $32及び、<math>p^+$ 型不純物領域332、333には、リンまたはヒ素の濃度が少なくとも 1×10^{19} atoms/cm 3 以上(好ましくは $1\times10^{20}\sim5\times10^{21}$ atoms/c

 \mathbf{n}^3) となるようする。

[0196]

[実施例 8] 本実施例は、実施例 1 又は実施例 2 の C M O S 回路の変形例である。図 1 6 を用いて。本実施例例の T F T の構造を説明する。図 1 6 (A) ~ (C) において同じ符号は同じ構成要素を示す。また、本実施例の作製工程は実施例 1、2を適用すれば良く、詳細な説明を省略する。

[0197]

図16(A)は,実施例1においの変形例であり、第2の電極を省略して、ゲート電極をテーパー部を有する電極だけで形成した例である。

[0198]

基板900全面に酸化シリコンでなる下地膜901を形成されている。下地膜901上に、nチャネル型TFT、pチャネル型TFTの島状の半導体層が形成されている。島状の半導体層を覆って基板900全面に、ゲート絶縁膜905が形成されている。更に、TFTを覆って窒化シリコンでなる保護膜906、層間絶縁膜が形成907が形成され、層間絶縁膜907上にはソース配線941、942、ドレイン電極電極941が形成されている。

[0199]

ゲート絶縁膜905を挟んでゲート配線(ゲート電極)931が半導体層を交差して形成されている。ゲート配線931の側面はテーパー状に形成されている。ここでは、厚さ250nmのクロムで形成した。更に、pチャネル型TFTの半導体層と交差している部分は、その幅が細らせれて第3のゲート電極933Aが形成されている。

[0200]

また半導体層にリン、ボロンを添加する方法は実施例21適用した。nチャネル型TFTの半導体層には、チャネル形成領域911A、n⁺型不純物領域91 2A、913A、ゲート電極931と重なっているn⁻不純物型領域914A、915A、ゲート電極931と重なっていないn⁻型不純物領域916A、917Aが形成されている。

[0201]

n 型不純物領域 9 1 4 A、 9 1 5 A、 n 型不純物領域 9 1 6 A、 9 1 7 Aはリンの濃度が n 型不純物領域 9 1 2 A、 9 1 3 Aよりも低くなっている。また、 n 型不純物領域 9 1 4 A、 9 1 5 Aとチャネル形成領域 9 1 1 Aとの接合部はゲート電極 9 3 1 のテーパー部の下に存在し、 n 型不純物領域 9 1 4 A、 9 1 5 Aの濃度はチャネル形成領域 9 1 1 Aに向かって減少している。

[0202]

[0203]

図16(B)は実施例2の変形例であり、第2の電極を省略して、ゲート電極をテーパー部を有する電極だけで形成した例である。

[0204]

図(B)では、nチャネル型TFTとpチャネル型TFTともゲート電極93 1Bはテーパー状に形成されている。ここでは、厚さ250nmのクロムで形成 した。

[0205]

また半導体層にリン、ボロンを添加する方法は実施例2を適用した。nチャネル型TFTの半導体層には、チャネル形成領域911B、n⁺型不純物領域912B、913B、ゲート電極931と重なっているn⁻不純物型領域914B、915B、ゲート電極931と重なっていないn⁻型不純物領域916B、917Bが形成されている。

[0206]

n 型不純物領域 9 1 4 B、 9 1 5 B、 n 型不純物領域 9 1 6 B、 9 1 7 B はリンの濃度が n 型不純物領域 9 1 2 B、 9 1 3 Bよりも低くなっている。また、 n 型不純物領域 9 1 4 B、 9 1 5 Bとチャネル形成領域 9 1 1 Bとの接合部はゲート電極 9 3 1 のテーパー部の下に存在し、 n 型不純物領域 9 1 4 B、

915Bの濃度はチャネル形成領域911Bに向かって減少している。

[0207]

他方、pチャネル型TFTの半導体層には、チャネル形成領域921B、p 型不純物領域922B、922Bがゲート電極931Bをマスクにして自己整合的に形成されている。

[0208]

図16(C)は実施例1において、第1のゲート電極のテーパーエッチングを 省略した例である。

[0209]

ゲート配線は第1のゲート配線931Cと第1のゲート配線931よりもチャネル長方向の幅の狭い第2のゲート配線932Cでなる。なお、第1のゲート配線931Cがpチャネル型TFTの半導体層と交差する部分は、第2のゲート配線932Cをマスクにして幅が細らされた第3のゲート電極933Cが形成されている。

[0210]

nチャネル型TFTの半導体層には、チャネル形成領域911C、n⁺型不純物領域912C、913C、ゲート電極931と重なっているn⁻ 不純物型領域914C、915C、ゲート電極931と重なっていないn⁻型不純物領域916C、917Cが形成されている。

[0211]

n 型不純物領域 9 1 4 C、 9 1 5 C、 n 型不純物領域 9 1 6 C、 9 1 7 C はリンの濃度が n 型不純物領域 9 1 2 C、 9 1 3 C よりも低くなっている。

[0212]

他方、pチャネル型TFTの半導体層には、チャネル形成領域921C、p ⁺ 型不純物領域922C、922C、p ⁺ 型不純物領域924C、925Cが 形成されている。p ⁺ 型不純物領域922C、922Cはp ⁺ 型不純物領域924C、925Cよりもリン濃度が低くなっている。

[0213]

図16(D)は実施例1において、ゲート配線表面を覆う第4のゲート配線を

形成した例である。

[0214]

CMOS回路は実施例1の工程に従ってボロンの添加工程を行う。次に、窒化シリコンでなる保護膜906を形成する代わりに、クロム(Cr)、タンタル(Ta)、チタン(Ti)、タングステン(W)、モリブデン(Mo)でなる金属膜、またはこれらの元素を主成分とする合金、またはシリサイド等の導電性材料を形成し、パターニングして第4のゲート配線934Dを形成する。しかる後活性化を行えばよい。

[0215]

この構成により、第2のゲート配線932Dが第1のゲート配線931 (第3のゲート電極933Dを含む)と第4のゲート配線934Dでくるまれた構造のゲート配線を得ることができる。

[0216]

この場合には、 nチャネル型TFTの半導体層には、チャネル形成領域911D、n⁺型不純物領域912D、913D、ゲート電極931と重なっているn⁻不純物型領域914D、915D、ゲート電極931と重なっていないn⁻型不純物領域916D、917Dが形成されているが、n⁻型不純物領域916D、917Dが形成されているが、n⁻型不純物領域916D、917Dは第4のゲート電極934Dと交差していない。

[0217]

この構成の利点は、第1のゲート電極931Dの下部の半導体層にほとんどリンが添加されない場合に特に有効である。図16(D)に示すように、n 不純物型領域914D、915Dが第1のゲート電極931Dとほとんど重ならなくなっても、第4のゲート電極934Dによってn 型不純物領域と重なりをとることで確実にゲート電極とオーバーラップしているn 型不純物領域を形成することが可能になる。

[0218]

他方、pチャネル型TFTの半導体層には、チャネル形成領域 9 2 1 B、 p ⁺ 型不純物領域 9 2 2 B、 p ⁺ 型不純物領域 9 2 4 D、 9 2 5 Dが

形成されている。 p⁺ 型不純物領域 9 2 2 D、 9 2 2 Dは p⁺ 型不純物領域 9 2 4 D、 9 2 5 Dよりもリン濃度が低くなっている。この場合には、 n⁻ 型不純物領域と第 4 のゲート電極 9 3 4 Dが重なっている。オフ電流特性や耐圧性に問題が生ずる場合には、第 4 のゲート配線 9 3 4 Dを形成する際に、 p チャネル型 T F T の半導体層と交差している部分に第 4 のゲート配線 9 3 4 Dを形成しないようにすればよい。

[0219]

[実施例9] 本発明のTFTは実施例1に示した液晶表示装置だけでなく、あらゆる半導体回路に適用することが可能である。即ち、RISCプロセッサ、ASICプロセッサ等のマイクロプロセッサに適用しても良いし、D/Aコンバータ等の信号処理回路から携帯機器(携帯電話、PHS、モバイルコンピュータ)用の高周波回路に適用しても良い。

[0220]

さらに、従来のMOSFET上に層間絶縁膜を形成し、その上に本発明を用いて半導体回路を作製したような三次元構造の半導体装置を実現することも可能である。このように本発明は現在LSIが用いられている全ての半導体装置に適用することが可能である。即ち、SIMOX、Smart-Cut (SOITEC社の登録商標)、ELTRAN (キャノン株式会社の登録商標)などのSOI構造(単結晶半導体薄膜を用いたTFT構造)に本発明を適用しても良い。

[0221]

また、本実施例の半導体回路は実施例 $1\sim15$ のどのような組み合わせからなる構成を用いても実現することができる。

[0222]

[実施例10] 本発明を実施して形成されたTFTは様々な電気光学装置(実施例16)や半導体回路(実施例17)に適用することができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本発明は適用できる。

[0223]

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター

、プロジェクションTV、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図21に示す。

[0224]

図21(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本発明を音声出力部2002、音声入力部2003、表示装置2004やその他の信号制御回路に適用することができる。

[0225]

図21 (B) はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本発明を表示装置2102、音声入力部2103やその他の信号制御回路に適用することができる。

[0226]

図21 (C) はモバイルコンピュータ (モービルコンピュータ) であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本発明は表示装置2205やその他の信号制御回路に適用できる。

[0227]

図21 (D) はゴーグル型ディスプレイであり、本体2301、表示装置2302、アーム部2303で構成される。本発明は表示装置2302やその他の信号制御回路に適用することができる。

[0228]

図21 (E) はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403やその他の信号制御回路に適用することができる。

[0229]

図21 (F) はフロント型プロジェクターであり、本体2501、光源250 2、表示装置2503、光学系2504、スクリーン2505で構成される。本 発明は表示装置2502やその他の信号制御回路に適用することができる。

[0230]

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用 することが可能である。また、本実施例の電子機器は実施例1~9のどのような 組み合わせからなる構成を用いても実現することができる。

[0231]

【発明の効果】

本発明を実施することで、TFTの信頼性を高めること、特にnチャネル型TFTの信頼性を高めることができる。従って、厳しい信頼性が要求される高い電気特性(特に高いモビリティ)を有するチャネル型FTの信頼性を確保することが可能となった。また同時に、特性バランスに優れたnチャネル型TFTとpチャネル型TFTとを組み合わせてCMOS回路を形成することで、信頼性が高く且つ優れた電気特性を示す半導体回路を形成できる。

[0232]

さらに、本発明では半導体の結晶化に用いた触媒元素を低減することができる ため、不安定要因の少ない半導体装置を実現できる。しかも触媒元素を低減する 工程はソース領域及びドレイン領域の形成及び活性化と同時に行われるため、ス ループットを低下させるようなこともない。

[0233]

また、以上のようにTFTで組む回路の信頼性を高めることで電気光学装置、 半導体回路、さらには電子機器をも含む全ての半導体装置の信頼性を確保することが可能となった。

【図面の簡単な説明】


- 【図1】 本発明のTFTの作製工程を示す断面図。(実施形態1)
- 【図2】 本発明のTFTの作製工程を示す断面図。(実施形態1)
- 【図3】 ゲート電極の部分断面図。(実施形態1)
- 【図4】 半導体層の部分断面図。(実施形態1)

特平10-327180


- 【図5】 本発明のTFTの作製工程を示す断面図。(実施形態2)
- 【図6】 本発明のTFTの作製工程を示す断面図。(実施形態2)
- 【図7】 本発明のTFTの断面図。(実施形態3)
- 【図8】 本発明の液晶表示装置の概略を示す図。(実施例1)
- 【図9】 本発明の画素マトリクス回路、CMOS回路の上面図。(実施例1)
- 【図10】本発明のアクティブマトリクス基板の断面図。 (実施例1)
- 【図11】本発明の画素マトリクス回路の作製工程を示す断面図。(実施例1)
- 【図12】本発明の画素マトリクス回路の作製工程を示す断面図。(実施例1)
- 【図13】本発明のCMOS回路の作製工程を示す断面図。(実施例1)
- 【図14】本発明のCMOS回路の作製工程を示す断面図。(実施例1)
- 【図15】本発明のCMOS回路の作製工程を示す断面図。(実施例2)
- 【図16】本発明のCMOS回路の作製工程を示す断面図。(実施例8)
- 【図17】本発明の結晶性シリコン膜の作製工程を示す図。(実施例3)
- 【図18】本発明の結晶性シリコン膜の作製工程を示す図。 (実施例4)
- 【図19】本発明の結晶性シリコン膜の作製工程を示す図。 (実施例5)
- 【図20】本発明の結晶性シリコン膜の作製工程を示す図。(実施例6)
- 【図21】本発明の半導体装置の一例を示す図。(実施例10)
- 【図22】本発明と従来例を比較するためのゲート電圧ードレイン電流特性図。
- 【図23】従来のMOSFETの概略図。

【書類名】 図面 【図1】 ,102 (A) -103 -101 -100 (B) 105 104 (C) *-*104 108 (D) 100:基板 101:下地膜 102:半導体層 103:絶縁膜(ゲート絶縁膜) 104:第1の導電膜 105:第2の導電膜 106: レジ ストマスク 108:第1のゲート電極(第1のゲート配線) 109:第2のゲート電極(第2のゲート配線)

【図2】




【図3】



ゲート電極の断面図(チャネル長方向)


【図4】





121:チャネネ形成領域 122:第1の不純物領域(オーパーラップ型低濃度不純物領域)

124:第2の不純物領域 126:第3の不純物領域(非オーバーラップ型低濃度不純物領域)

【図5】










150:基板 151:下地膜 152:半導体層 153:絶縁膜(ゲート絶縁膜) 154:導電膜 155:レジストマスク 156:ゲート電極(ゲート配線)

[図6]








150:基板 151:下地膜

150: 奉敬 151: 下地展 153: 絶縁膜(ゲート絶縁膜) 156: ゲート電極(ゲート配線) 157, 160: シジストマスク 161: 升・补形成領域 162, 163: 第1の不純物領域 164, 165: 第2の不純物領域 166, 167: 第3の不純物領域

160:層間絶縁膜

161:ソース電極 162:ドレイン電極

【図7】



100:基板 101:下地膜 102:半導体層 103:絶縁膜(ゲート絶縁膜) 109:第2のゲート電極(第2のゲート配線)


191:第1のゲート電極(第1のゲート配線) 192:第2のゲート電極(第2のゲート配線)

181: チャネル形成領域

182, 183:第1の不純物領域 184, 185:第2の不純物領域 186, 187:第3の不純物領域 130:層間絶縁膜

131:ソース電極 132:トレイン電極

[図8]





アクティブマトリクス基板200 300: ポラス基板 202: 画素マトリクス回路 203: ゲートドライバ回路 204: ソースドライバ回路 205: 信号処理回路 206: FPC

210:対向基板


【図9】

(A) 画素マトリクス回路:等価回路図






(C) CMOS回路:上面図



【図10】




300: が ラス基板 301: 下地膜 305: ゲート絶縁膜 306: 保護膜

307:層間絶縁膜 308, 309:平坦化膜 311, 312:5+补形成領域 313-315:n+型不純物領域 316-319:n-型不純物領域 320-323:n-型不純物領域 325:5+补形成領域 326, 327:n-型不純物領域 328:n-型不純物領域 350:ケート配線 (ケート電極) 360:共通配線(共通電極)

380:ソース配線 381:ドレイン電極 390:画素電極

CMOS回路Y-Y'断面 (B)



300: が ラス基板 301: 下地膜 305: ゲ 小絶緑膜 306: 保護膜


307:層間絶縁膜 308, 309:平坦化膜 331:升补形成領域 332, 333:n+型不純物領域 334, 335:n-型不純物領域 336, 337:n-型不純物領域

341:5+补形成領域 342, 343:p+型不純物領域 344, 345:p+型不純物領域

370:ゲート配線(ゲート電極) 384、385:ソース電極 386:トレイン電極

387, 388:ソース配線

【図11】




【図12】

(A) n型の不純物の添加(高濃度) -305 **-301** 315 312 325 -300 328 326 327 320 316 317 320 322 318 319 323 (B) (C)p型の不純物の添加(高濃度) (D) **-306** (E) 380 381--307 保持容量230 画素TFT210 300: ダラス基板 301:下地膜 305:ダート絶縁膜 306:保護膜 307:層間絶縁膜 311, 312:升补形成領域 313-315:n+型不純物領域 316-319:n-型不純物領域 320-323:n-型不純物領域 325:チャネル形成領域 326, 327:n-型不純物領域 328:n-型不純物領域 325:774m元以頃頃 320, 321:11-至小穀物頃頃 320:11-空小穀物頃頃 350:5 - 小配線(ケート電極) 351:第1のケート配線(第1のケート電極) 352:第2のケート配線(第2のケート電極) 360:共通配線(共通電極) 361:第1の共通電極) 362:第2共通配線(第2の共通電極)


出証特平11-3065632

380:ソース記練 381:ドレイン電極 415,416:レジストマスク

【図13】



【図14】



300: か ラス基板 301: 下地膜 305: ゲート絶縁膜 306: 保護膜 307: 層間絶縁膜


331:チャネル形成領域 332, 333:n+型不純物領域 334, 335:n-型不純物領域

336, 337:n-型不純物領域
341:チャネネル形成領域 342, 343:p+型不純物領域 344, 345:p+型不純物領域
370:f゙-ト配線(f゙-ト電極)
371:第1のf゙-ト配線(第1のf゙-ト電極) 372:第2のf゙-ト配線(第2のf゙-ト電極)
373:第3のf゙-ト電極
284-285-11-7票標 286-11-17票標

384, 385:ソース電極 386:ト・レイン電極

415, 416:レジ ストマスク 421, 422:n+型不純物領域


【図15】





300:ガラス基板 301:下地膜 305:ゲート絶縁膜 306:保護膜 307:層間絶縁膜 370:ゲート配線(ゲート電極)


371:第1のゲート配線(第1のゲート電極) 372:第2のゲート配線(第2のゲート電極) 384, 385:ソース電極 386:ドレイン電極 451, 452, 455, 456:レジストマスク 501:チャ泳形成領域 502, 503:p+型不純物領域 511:チャ泳形成領域 512, 513:n+型不純物領域 514, 515:n-型不純物領域 516, 517:n-型不純物領域

【図16】










900: ガラス基板 901: 下地膜 905: ゲート絶縁膜 906: 保護膜 907: 層間絶縁膜 911: チャネネル形成領域 912, 913: n+型不純物領域 914, 915: n-型不純物領域 916, 917: n-型不純物領域 921: チャネル形成領域 922, 92°: p+型不純物領域 924, 925: p+型不純物領域 931, 932, 933, 934: ゲート電極(ケート配線)


941, 942: ソース電極 943: トレイン電極

【図17】

(A)



(B) 結晶化工程




【図18】

(A)





(B) 結晶化工程



【図19】


(A) リン添加 工程






【図20】


(A)




(B) ハロゲン元素を含む雰囲気中での熱処理



[図21]




【図22】




【図23】

Ì



(A) MOSFETの部分断面図(従来例)



(B)

【書類名】 要約書

【要約】

【課題】 シリコン基板を用いたMOSFETに匹敵する信頼性を有する薄膜トランジスタを作製する。

【解決手段】 ゲート電極はテーパー部を有する第1のゲート電極108と、ゲート電極108よりも幅の狭い第2のゲート電極109でなる。

半導体層には、第1のゲート電極108を介してリンを低濃度にドーピングする。 半導体層には、チャネル形成領域121とn⁺ 型不純物領域122、123との間に2種類のn⁻ 型不純物領域124~127が形成される。

n-型不純物領域124、125はゲート電極とオーバーラップし、n⁻型不純物領域126、127がゲート電極とオーバーラップしていない。

2種類のn⁻型不純物領域を形成することにより、オフ電流を低下できると共に、特性の劣化が抑制できる。

【選択図】 図2

【書類名】 職権訂正データ

【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】 申請人

【識別番号】 000153878

【住所又は居所】 神奈川県厚木市長谷398番地 【氏名又は名称】 株式会社半導体エネルギー研究所

出願人履壓情報

識別番号

[000153878]

1. 変更年月日 1990年 8月17日

[変更理由] 新規登録

住 所 神奈川県厚木市長谷398番地

氏 名 株式会社半導体エネルギー研究所